PCB部落格 - PCB板加工中的注意事項

以下是一些可以 <一 href="/tw/pcb-board.html" target="_blank">PCB板 designers must consider and will influence their decisions:

1. Product functions

1) Basic functions of the basic requirements of the cage cover, 包括：

a、原理圖和PCB佈局之間的互動

b. 接線功能，如自動扇出接線, 推拉和其他接線功能, as well as wiring capabilities based on design rule constraints

c. DRC驗證器

2）能够在公司從事更複雜的設計時提升產品功能

a. HdI (High density Interconnection) interface

b. Flexible design

c. Embed passive components

d. Radio frequency (RF) design

e. Automatic scripting is natural

f. Topology layout and cabling

g. Manufacturability (DFF), testability (DFT), producability (DFM), etc

3) Additional products can perform analog simulation, 數位模擬, 類比混合訊號類比, 高速訊號模擬和射頻模擬

4）具有易於創建和管理的中心組件庫

2、一個在科技上處於行業領先地位、比其他製造商付出更多努力的好合作夥伴可以幫助您在短時間內設計出高效、技術性的產品。

3、在上述因素中，價格應該是次要的考慮因素，更應該關注投資回報率。

PCB估計需要考慮許多因素。 設計師尋找的開發工具類型取決於他們所做設計工作的複雜性。 由於系統變得越來越複雜，物理佈線和電力元件放置的控制已發展到一定程度，囙此必須在設計過程中為輪轂路徑設定約束。 然而，過多的設計約束限制了設計的靈活性。 設計師必須很好地理解他們的設計和規則，以便他們知道何時使用它們。 它展示了從前端到後端的典型集成系統設計。 它從與約束編碼緊密集成的設計定義（原理圖輸入）開始。 在約束編碼中，設計者可以定義物理約束和電力約束。 電力約束將為網絡驗證驅動器模擬器執行佈局前和佈局後分析。 仔細觀察設計定義，它還與FPGA/PCB集成有關。 FPGA/PCB集成的目的是提供雙向集成、數據治理，以及在FPGA和PCB之間執行協同設計的能力。 佈局階段輸入的物理實現約束規則與設計定義階段相同。 這减少了從檔案到佈局出錯的機會。 引脚切換、邏輯門切換，甚至輸入/輸出介面組（IO_Bank）切換都需要回到設計定義階段進行更新，囙此每個步驟的設計都是同步的。

讓我們看看一些趨勢，這些趨勢迫使設計師重新檢查他們現有的開發工具功能，並開始訂購新的功能：

1.HDI

電晶體的複雜性和邏輯門數量的新增要求集成電路具有更多的管脚和更細的管脚間距。 現在，在BGA設備上設計2000多個引脚（引脚間距為1mm）是很常見的，更不用說在引脚間距為0.65mm的設備上設計296個引脚了。 更快的上升時間和對信號完整性（SI）的需求需要更多的目標電源和接地引脚，需要多層板中的更多層，囙此推動了對具有微穿孔的高密度互連（HDI）科技的需求。 HDI是為滿足這些需求而開發的一種互連科技。 HDI科技的主要特點是微孔和超薄電介質、更細的導線和更小的線間距。

2、射頻設計

用於射頻設計, 射頻電路應直接設計到系統示意圖和系統板佈局中, 而不是用於後續轉換的單獨環境. 所有類比, 調諧, 並且仍然需要射頻模擬環境的優化能力, 但是模擬環境可以接受比“真實”設計更多的原始數據. 因此, 資料模型和由此產生的設計轉換之間的差异將消失. 第一, 設計者可以直接在系統設計和射頻模擬之間進行互動. 第二, 如果設計師正在進行大規模或比例複雜的射頻設計, 他們可能希望在並行運行的多個計算平臺之間劃分電路類比任務, 或者，他們可能希望通過將多模塊設計中的每個電路發送到自己的模擬器來縮短類比時間.

3、改進前人的包裝

現代產品功能日益複雜，需要相應新增無源器件的數量, 主要用於低功率和高頻應用的去耦電容器和終端匹配電阻器的數量. 儘管無源表面貼裝器件的封裝在過去幾年中已經大幅縮減, 當試圖獲得極限密度時，結果仍然相同. Printed component technology enabled the transition from multi-chip components (MCM) and hybrid components to today's SiP and PCBS that are directly available as embedded passive components. 轉換過程中使用的組裝科技. 例如, the inclusion of an impedance 材料 layer in a layered structure and the use of series terminal resistors directly under the microsphere grid array (uBGA) package have greatly improved the performance of the circuit. 嵌入式無源元件現在可以高精度設計, 消除雷射清洗焊縫的附加處理步驟. 無線組件也正朝著改善基板內的直接集成方向發展.

4、剛柔PCB

為了設計剛性和柔性PCB，必須考慮影響裝配過程的所有因素。 設計者不能簡單地將剛-柔PCB設計為另一個剛-柔PCB。 他們必須處理設計的彎曲區域，以確保設計點不會因彎曲表面上的應力而導致導線斷裂和剝落。 還有許多機械因素需要考慮，例如彎曲半徑、電介質厚度和類型、金屬板重量、鍍銅、整體電路厚度、層數和彎曲段數。 瞭解剛柔設計，並决定您的產品是否允許您創建剛柔設計。

5、信號完整性規劃

近年來，與用於串列轉換或串列互連的並行匯流排架構和差分對架構相關的新技術得到了改進。 並行匯流排設計的局限性在於系統定時的變化，例如時鐘偏移和傳播延遲。 由於整個匯流排寬度上的時鐘偏移，時序約束的設計仍然很困難。 新增時鐘頻率只會使問題變得更糟。 另一方面，差分對架構使用可交換的點到點連接來實現硬體級別的串列通信。 通常，它通過單向串列“通道”傳輸數據，該通道可以堆疊成1、2、4、8、16和32寬度的配寘。 每個通道承載一個位元組的數據，囙此匯流排可以處理從8位元組到256位元組的數據寬度，並且可以通過使用某種形式的錯誤檢測科技來保持數據完整性。 然而，高資料速率導致了其他設計問題。 高頻時鐘恢復成為系統的負擔，因為時鐘快速鎖定輸入資料流程，並最小化所有周期間抖動，以提高電路的抗抖動效能。 功率雜訊也給設計師帶來了額外的問題。 這種雜訊新增了嚴重抖動的可能性，這使得睜眼更加困難。 另一個挑戰是降低共模雜訊並解决由IC封裝、PCB、電纜和連接器的損耗效應引起的問題。

6、設計包的可用性

USB等設計工具包, DDR/DDR2, PCI-X, PCI Express和RocketIO無疑將幫助設計師進入新技術領域. 設計套件概述了該科技, 詳細說明, 設計師將面臨的挑戰, 然後是類比以及如何創建佈線約束. 它隨程式一起提供聲明性檔案, 這讓設計師在改進舊科技的新技術上領先一步. 看起來很容易得到一個 PCB板 可以處理佈局的工具； 但重要的是要有一個工具，不僅能滿足你的需求，而且能滿足你的即時需求.