PCB新聞 - 高速問答 ​​ PCB設計概念

待辦事項 高速PCB設計, 你必須首先理解以下基本概念, 哪些是基礎.

1. What is electromagnetic interference (EMI) and electromagnetic compatibility (EMC)?
(（電磁干擾）), 有兩種傳導干擾和輻射干擾. Conducted interference refers to the coupling (interference) of signals on one electrical network to another electrical network through a conductive medium. Radiated interference refers to the interference source coupling (interference) its signal to another electrical network through space. 在裡面 高速PCB and system design, 高頻訊號線, 集成電路引脚, 各種連接器, 等. 可能成為具有天線特性的輻射干擾源, 它可以發射電磁波並影響系統中的其他系統或其他子系統. 正常工作.
自20世紀70年代中期電子系統中出現降噪科技以來, 主要是由於1990年美國聯邦通信委員會和1992年歐盟提出了有關商業數位產品的法規. 這些規定要求公司確保其產品符合嚴格的磁化率要求. 和發佈指南. Products that comply with these regulations are called EMC (Electromagnetic Compatibility).

2.什麼是信號完整性?
信號完整性是指訊號線上訊號的質量. 具有良好信號完整性的訊號意味著其具有在需要時必須達到的電壓水准值. 信號完整性差不是由單一因素引起的, 但在董事會層面的設計中有多種因素. 主要的信號完整性問題包括反射, 振盪, 地面彈跳, 串擾, 等.
Common signal integrity problems and solutions
problem
Possible Causes
Solution
Other solutions
Overshoot
Terminal impedance mismatch
Terminal termination
Use a drive source with a slow rise time
The DC voltage level is not good
Online load is too large
Replace DC load with AC load
Terminate at the receiving end, rewire or check the ground plane
Excessive crosstalk
Too much coupling between lines
Use a send driver with a slow rise time
Use a drive source that can provide a larger drive current
Too much time delay
Transmission line distance is too long
Replace or renew the line, check the serial termination
Use the driving source of impedance matching, change the wiring strategy
oscillation
Impedance mismatch
Connect the damping resistor in series when sending off

3.什麼是反射?
反射是傳輸線上的回聲. Part of the signal power (voltage and current) is transmitted to the line and reaches the load, 但部分是反映出來的. 如果電源端和負載端具有相同的阻抗, 不會發生反射.
電源和負載之間的阻抗失配將在線路上引起反射, 負載將部分電壓反射回電源. 如果負載阻抗小於電源阻抗, 反射電壓為負. 相反地, 如果負載阻抗大於電源阻抗, 反射電壓為正. 佈線幾何形狀等因素的變化, 接線端接錯誤, 通過連接器傳輸, and discontinuities in the power plane can all cause such reflections.

4 什麼是串擾?
串擾是兩條訊號線之間的耦合, 訊號線之間的互感和電容會線上路上產生雜訊. 電容耦合引起耦合電流, 電感耦合產生耦合電壓. PCB層的參數, 訊號線間距, 驅動端和接收端的電力特性, 並且線路終止方法都對串擾有一定的影響.

5. 什麼是過沖和欠沖?
過沖是指超過設定電壓的第一個峰值或穀值，對於上升沿，它是指最高電壓，對於下降沿，它是指最低電壓. 下沖是指下一個山谷或山峰. 過沖會導致保護二極體工作, 導致過早失敗. Excessive 未及點 can cause false clock or data errors (misoperation).

6. 什麼是環形和圓形?
振盪現象是重複的過沖和欠沖. 訊號振盪和周圍振盪是由線路上的電感和電容過大引起的. 振盪屬於欠阻尼狀態，周圍振盪屬於過阻尼狀態. 信號完整性問題通常發生在週期信號中, 例如時鐘. 振盪和環繞振盪是由反射等多種因素引起的. 通過適當終止可以减少振盪, 但不可能完全消除它.

7. 什麼是地平面反彈雜訊和回波雜訊?
當電路中有大電流浪湧時, it will cause ground plane bounce noise (referred to as ground bounce). 例如, 當大量晶片輸出同時開啟時, 較大的瞬態電流將流過晶片和電路板的功率平面., 晶片封裝和功率平面的電感和電阻會引起功率雜訊, which will produce voltage fluctuations and changes on the real ground plane (0V). 這種譟音會影響其他部件的動作. 負載電容的新增, 負載電阻的降低, 接地電感的新增, 同時開關設備數量的新增都會導致地面反彈的新增.
Due to the division of the ground plane (including power and ground), 例如, 地平面分為數位地平面, 類比接地, 遮罩接地, 等., 當數位信號到達類比接地區域時, 將產生地平面回波雜訊. 類似地, 功率層也可分為2層.5V電壓電壓, 3.3伏, 5V, 等. 因此, 在多電壓中 PCB設計, 需要特別注意地平面的反彈雜訊和返回雜訊.

8. 時域和頻域之間有什麼區別?
時域是電壓或電流隨時間變化的過程, 可以用示波器觀察到. 它通常用於找出延遲, 歪曲, 超過, undershoot, 以及針與針之間的沉降時間.
頻域是基於頻率的電壓或電流變化過程, 可以用頻譜分析儀觀察到. 它通常用於比較波形與FCC和其他EMI控制極限.

9. 什麼是阻抗?
Impedance is the ratio of the input voltage to the input current on the transmission line (Z0=V/I). 當電源向線路發送訊號時, it will prevent it from driving until 2*TD, 來源未看到其變化, where TD is the line delay (delay).

10. 什麼是穩定時間?
穩定時間是振盪訊號穩定到指定最終值所需的時間.

11.What is the pin-to-pin delay (delay)?
引脚間延遲是指驅動器狀態變化和接收器狀態變化之間的時間. 這些變化通常在給定電壓的50%時發生. The minimum delay occurs when the output first crosses the given threshold (threshold), and the maximum delay occurs when the output last crosses the voltage threshold (threshold). 量測所有這些條件.

12.什麼是歪斜?
訊號偏移是到達同一網絡的不同接收器之間的時間偏移. 偏移量也用於時鐘和數據到達邏輯門的時間偏差.

13. 轉換率是多少?
Slew rate is the slope of the edge (the rate of time change in the voltage of a signal). I的技術規範/O (such as PCI) is between two voltages. 這是轉換率, 可以量測.

14. 什麼是靜態線?
它在當前時鐘週期內不切換. 它也稱為“卡在”線上或靜態線. Crosstalk (Crosstalk) can cause a static line to switch within a clock cycle.

15.什麼是假時鐘?
Fake clock means that the clock changes state unconsciously (sometimes between VIL or VIH) when it crosses the threshold. 它通常是由過多的未及點或串擾引起的.