精密PCB製造、高頻PCB、高速PCB、標準PCB、多層PCB和PCB組裝。
PCB新聞

PCB新聞 - PCB設計中的靜電放電抑制方法

PCB新聞

PCB新聞 - PCB設計中的靜電放電抑制方法

PCB設計中的靜電放電抑制方法

2021-11-04
View:465
Author:Kavie

PCB佈線是ESD保護的關鍵要素. 合理的 PCB設計 可以减少故障檢查和返工造成的不必要成本. 在裡面 PCB設計, because the transient voltage suppressor (TVS) diode is used to suppress the direct charge injection caused by ESD discharge, 更重要的是 PCB設計 to overcome the electromagnetic interference (EMI) electromagnetic field effect generated by the discharge current. 本文將提供 PCB設計 可優化ESD保護的指南.

印刷電路板


Circuit loop
The current enters the circuit loops through induction. 這些環路是閉合的,具有不同的磁通量. 電流的大小與環的面積成正比. 較大的回路包含更多的磁通量,囙此在電路中感應出更强的電流. 因此, 必須减少回路面積.

最常見的迴圈如圖1所示, 由電源和接地組成. 如果可能的話, a 多層PCB設計 可以使用電源和接地層. 多層電路板不僅最小化了電源和接地之間的回路面積, 同時也减少了靜電放電脈衝產生的高頻電磁干擾電磁場.

如果不能使用多層電路板,則用於電源和接地的導線必須連接到電網中,如圖2所示。 並網可以起到電源和接地層的作用。 使用過孔連接每層的列印線。 每個方向上通孔之間的間隔應在6 cm以內。 此外,在佈線時,盡可能靠近電源和接地線也可以减少回路面積。

减少回路面積和感應電流的另一種方法是减少互連設備之間的並聯路徑。

當必須使用長度超過30釐米的訊號連接線時,可以使用保護線,如圖5所示。 更好的方法是在訊號線附近放置地平面。 訊號線應在保護線或地線層13 mm範圍內。

如圖6所示,每個敏感元件的長訊號線(>30 cm)或電源線與其地線交叉排列。 交叉導線必須按從上到下或從左到右的規則間隔排列。

Circuit wiring length
Long signal lines can also become antennas for receiving ESD pulse energy. 儘量使用較短的訊號線,以降低訊號線作為接收靜電放電電磁場的天線的效率.
儘量將互連設備放置在相鄰位置,以减少互連軌跡的長度.

接地電荷注入

靜電放電直接放電到接地層可能會損壞敏感電路。 在使用TVS二極體時,還使用了一個或多個高頻旁路電容器。 這些電容器放置在易損部件的電源和接地之間。 旁路電容器减少電荷注入,並保持電源和接地端子之間的電壓差。

TVS分流感應電流並保持TVS箝比特電壓的電位差。 TV和電容器應盡可能靠近受保護的IC(見圖7),TV到接地路徑的長度和電容器引脚長度應最短,以减少寄生電感效應。

連接器必須安裝在 PCB板. 理想的, 銅鉑層必須與PCB的接地層隔離,並通過短線連接到焊盤.

其他指南 PCB設計
避免將重要訊號線佈置在 PCB板, such as clock and reset signals;
Set the unused part on the PCB板 as a ground plane;
The distance between the chassis ground wire and the signal wire is at least 4 mm;

Keep the aspect ratio of the chassis ground wire less than 5:1 to reduce the inductance effect;
Use TVS diodes to protect all external connections;
Parasitic inductance in the protection circuit The parasitic inductance in the TVS diode path can cause severe voltage overshoot in the event of an ESD event. 儘管使用了TVS二極體, due to the induced voltage VL=L*di/感應負載兩端的dt, 過沖電壓仍然可能超過受保護集成電路的損壞電壓閾值.

保護電路承受的總電壓是TVS二極體的箝比特電壓和寄生電感產生的電壓之和,VT=VC+VL。 ESD瞬態感應電流可在1ns內達到峰值(根據IEC 61000-4-2標準)。 假設引線電感為每英寸20nH,線路長度為四分之一英寸,過沖電壓將為50V/10A脈衝。 經驗設計準則是設計盡可能短的分流路徑,以减少寄生電感的影響。

所有感應路徑必須考慮接地回路的使用、電視和受保護訊號線之間的路徑以及從連接器到電視設備的路徑。 要保護的訊號線應直接連接到接地層。 如果沒有接地層,接地回路的連接應盡可能短。 TVS二極體接地和受保護電路接地點之間的距離應盡可能短,以减少接地層的寄生電感。

最後,TVS設備應盡可能靠近連接器,以减少與附近線路的瞬態耦合。 儘管連接器沒有直接路徑,但這種二次輻射效應也會導致電路板其他部分的工作紊亂。