精密PCB製造、高頻PCB、高速PCB、標準PCB、多層PCB和PCB組裝。
微帶線結構的特性阻抗Z0計算公式：Z0=87/r+1.41 ln5.98H/（0.8W+T）
其中：εr-介電常數H-介電厚度W-線寬T-線厚
電路板的εr越低，越容易新增PCB電路的Z0值，並匹配高速元件的輸出阻抗值。
1、特性阻抗Z0與板的εr成反比
Z0隨著介質厚度的新增而新增。 囙此，對於具有嚴格Z0的高頻電路，對覆銅板基板的介電厚度誤差提出了嚴格要求。 通常，介質的厚度變化不得超過10%。
2、介質厚度對特性阻抗Z0的影響
隨著記錄道密度的新增，介質厚度的新增將導致電磁干擾的新增。 囙此，對於高頻線和高速數位線的訊號傳輸線，隨著導體佈線密度的新增，應减小介質的厚度，以消除或减少電磁干擾引起的雜訊或串擾，或大大减少εr.εr基板。
根據微帶線結構的特性阻抗Z0計算公式：Z0=87/r+1.41 ln5.98H/（0.8W+T）
銅箔厚度（T）是影響Z0的重要因素。 導線厚度越大，Z0越小。 但其變化範圍相對較小。
3、銅箔厚度對特性阻抗Z0的影響
銅箔的厚度越薄，Z0的值越高，但厚度的變化對Z0的影響不大。
薄銅箔對Z0的貢獻比薄銅箔對製造細導線以改善或控制Z0的貢獻更準確。
根據公式：
Z0=87/r+1.41 ln5.98H/（0.8W+T）
線寬W越小，Z0越大； 减小導線寬度可以新增特性阻抗。
線寬變化對Z0的影響比線寬變化更為明顯。
4、線寬對特性阻抗Z0的影響
Z0隨著線寬W變窄而迅速新增。 囙此，為了控制Z0，必須嚴格控制線寬。 現時，大多數高頻電路和高速數位電路的訊號傳輸線寬W為0.10或0.13mm。 傳統上，線寬控制偏差為±20%。 傳統電子產品的PCB導線不是傳輸線（導線長度<訊號波長的1/7）可以滿足要求，但對於具有Z0控制的訊號傳輸線，PCB導線寬度偏差為±20%，不再滿足要求。 因為此時Z0誤差已超過±10%。
示例如下：
PCB微帶線的寬度為100mm, 線路厚度為20mm, 介電厚度為100mm. 假設成品的銅厚度 PCB板 是統一的, 詢問線寬是否變化±20%, Z0可以在±10%範圍內嗎?
解決方案：根據公式
Z0=87/r+1.41 ln5.98H/（0.8W+T）
替換：線寬W0=100mm，W1=80mm，W2=120mm，線寬T=20mm，介電厚度H=100mm，則：Z01/Z02=1.20
囙此，Z0僅為±10%，不能達到“10%”。
為了實現特性阻抗Z0<±10%，必須進一步减小線寬偏差，並且必須遠小於±20%。
類似地，為了控制Z0–5%，必須控制線寬公差–10%。
因此, 我們不難理解為什麼 PTFE PCB 還有一些 FR-4 PCB 要求線寬為±0.02毫米, 原因是為了控制特性阻抗Z0值.
