如何選擇電容器組合 PCB設計
如前所述,瞬態電流的變化相當於具有寬頻譜的階躍訊號。 囙此,為了補償這種電流需求,有必要在較寬的頻率範圍內提供足够低的電源阻抗。 然而,不同電容器的有效頻率範圍不同,這與電容器的諧振頻率有關(嚴格來說,它應該是安裝後的諧振頻率)。 有效頻率範圍(電容器可以提供足够低阻抗的頻率範圍)是諧振點附近的一小部分。 頻率 囙此,為了在較寬的頻率範圍內提供足够低的電源阻抗,需要多種不同電容器的組合。
你可以說只有一個電容值, 只要並聯電容器的數量足够大, 可以實現相同的低阻抗. 這是真的, 但在實際應用中,大多數情况下你都可以計算出, 所需的電容器數量很大. 如果你真的想這麼做, 你的電路板上可能密集地塞滿了電容器. 既不專業也不必要.
在選擇電容器組合時,有許多問題需要考慮,例如選擇什麼封裝、什麼資料、什麼電容值、電容值之間的間隔是什麼、主時鐘的頻率及其諧波頻率、訊號上升時間等。這些都是根據具體設計專業設計的。
通常,鉭電容器或電解電容器用於板級低頻去耦。 電容的計算方法已經在前面提到過,但應該提醒的是,最好使用幾個或多個並聯電容器來减少等效串聯電感。 這兩個電容器的Q值非常低,頻率選擇性不强,非常適合板級濾波。
高頻小電容器的選擇有點麻煩,需要按頻帶計算。 需要解耦的頻率範圍可以分為幾個部分,每個部分分別計算,並聯使用相同電容的多個電容器以滿足阻抗要求,並為不同頻段選擇不同的電容值。 然而,在這種方法中,必須根據計算結果不斷調整頻帶的劃分。
通常,3到4個頻帶就足够了,囙此需要3到4個電容水准。 事實上,您選擇的電容級別越多,阻抗特性就越平坦,但不需要使用很多電容級別。 阻抗的平坦度當然很好,但我們的最終目標是總阻抗小於目標阻抗,只要能够滿足這一要求。 就是這樣。
在一定水准上電容值的選擇取決於系統時鐘頻率。 如前所述,電容器並聯中存在反諧振。 注意設計,儘量不要讓時鐘頻率的諧波降到反諧振頻率附近。 例如,如果在微法拉級分數上選擇0.47、0.22、0.1或其他值,則需要在安裝後計算以下諧振頻率。
需要注意的是,電容水准不應超過10倍。 例如,可以選擇0.1、0.01、0.001這樣的組合。 因為這可以有效地控制反諧振點阻抗的幅值,所以過大的間隔將使反諧振點阻抗非常大。 當然,這不是絕對的。 最好使用軟件查看它。 最終目標是反諧振點阻抗能够滿足要求。
高頻小電容器的選擇,為了獲得最佳組合,是一個反覆運算蒐索最優解的過程。 最好的方法是先粗略計算近似組合,然後使用功率完整性模擬軟件進行模擬,然後進行部分調整以滿足目標阻抗要求。 這是直觀和方便的,更容易控制反共振點。 此外,還可以為接頭設計添加功率平面的電容。
圖1是電容器組合的示例。 該組合中使用的電容器為:2個680uF鉭電容器、7個2.2uF陶瓷電容器(0805封裝)、13個0.22uF陶瓷電容器(0603封裝)、26個0.022uF陶瓷電容器(0402封裝)。 在圖中,上部平坦曲線是680uF電容器的阻抗曲線,其他3條電容曲線是圖中的3條V形曲線,從左到右依次為2.2uF、0.22uF和0.022uF。 整體阻抗曲線是圖底部的厚包絡。
這種組合實現了在500kHz至150MHz範圍內將電源阻抗保持在33毫歐姆以下。 在500MHz頻率點,阻抗上升到110毫歐姆。 從圖中可以看出,反諧振點的阻抗被控制得非常低。
在傳統設計中,小型電容器的介質通常是陶瓷電容器。 NP0介質電容器的ESR要低得多,可以用於阻抗控制更嚴格的零件,但請注意,該電容器的Q值非常高,可能會導致嚴重的高頻振鈴,囙此使用時要小心。
在封裝的選擇上,只要處理能力允許,當然越小越好,這樣可以得到更低的ESL,也可以留下更多的佈線空間。 然而,不同的封裝具有不同的諧振頻率點和不同的電容值範圍,這可能會影響電容器的最終數量。 囙此,必須綜合考慮電容器封裝尺寸和電容值。 簡而言之,最終目標是以最小的電容量達到目標阻抗要求,並降低安裝和接線壓力。
以上介紹了如何在 PCB設計. Ipcb也提供給 PCB製造商 和 PCB製造 科技.