PCB新聞 - PCB生產偏差的產生及其影響

“層偏差”的產生及其影響 印刷電路板生產 deviation
Last year, 我們陶醉在科技的海洋中，無法自拔, 這導致一些讀者說他們太高了，無法理解. 新年伊始, let’s talk about the impact of [size=1.em]印刷電路板生產 關於訊號質量和產品效能. 設計任何硬體產品後, 必須生產. 然而, 在所有生產中, 一定有偏差. 電路板生產引起的偏差是什麼? 偏差有多大? 產品效能可以接受這種偏差嗎? 這有很多問題,
今天, 我將討論生產引起的眾多偏差中的一個：“水准偏差.“層偏差是指在生產不同的芯板期間，芯和芯之間出現錯位現象.
這個 印刷電路板板 由一層芯和一層聚丙烯層壓而成. PP為半固態, 這就像在紙的頂部和底部塗膠水一樣, 然後把它們一個一個地疊起來. 不可能100%對齊., 膠水是流動的, 再次疊壓後, 紙張將滑動. 堆棧越厚, 整個層越大, the effect is shown in the figure below
Let's take a look at the actual 印刷電路板 情况, such as routing in the GSSG stack (GND layer- Signal layer- Signal layer- GND layer), and the design effect
We study layer bias, 目的是研究層偏置對訊號劣化的影響. 下麵是一個非常典型的例子來解釋層偏差的影響.
1. The influence of layer deviation on impedance

Traces often need to pass through dense via areas on the board, 例如BGA區域和連接器區域. 此時, 軌跡和過孔之間的距離是有限的. 如果你想離開，就不能離開. 我們經常說，這裡的佈線限制了訪問.
設計阻抗錶時, 我們將指出具有不同線寬和線距離的記錄道的允許阻抗波動範圍, 例如100歐姆++/-10%或95歐姆++/-8%, 假設由於壓制後資料的Dk較小，設計阻抗為100ohm軌跡, 測得的軌跡阻抗為105ohm, 但根據設計要求, 105歐姆的阻抗不超過100歐姆++/-10%, 符合工廠交貨質量.
在上述105歐姆阻抗的前提下, 軌跡再次通過過孔, 假設我們在設計階段將其佈局到下圖所示的原始設計中. 我們知道生產和加工環節將向左轉移, or to the right (not what we want), 這完全是隨機的. 在設計階段, 應從最壞的角度考慮產品效能. 以下僅分析右側偏差.
原始設計的阻抗為106ohm. 如果出現5mil層偏差, 進入過孔反焊盤區域的軌跡阻抗向上波動至108歐姆. If in a dense via area (such as BGA), 軌跡通常需要穿過幾排通孔才能出來, 這將導致軌跡阻抗頻繁波動, 類似：106～108～106～108～106. 您的系統能承受頻繁的2ohm阻抗波動嗎? If your trace impedance has been made to the upper limit of 110 ohm (that is, 100 ohm +10%), 將2歐姆加到110歐姆, 還能容忍嗎? 是否會影響 印刷電路板產品? 事後擔心這些問題, 最好在設計階段找到避免它們的方法.