微波技術 - PCB高頻電路佈線有效的十大技巧

PCB高頻電路佈線有效的十大技巧

如果數位邏輯電路的頻率達到或超過45MHZ～50MHZ, and the circuit working above this frequency has taken up a certain share of the entire electronic system (for example, 1./3), 它通常被稱為高頻電路.高頻電路板 設計是一個非常複雜的設計過程, 其佈線對整個設計非常重要!

第一招多層板佈線

高頻電路往往具有高集成度和高佈線密度. 使用 多層板 不僅是佈線所必需的, 也是减少干擾的有效手段. 在 PCB佈局 階段, 合理選擇 印刷電路板 具有一定層數的尺寸可以充分利用中間層設定遮罩, 更好地實現最近接地, 有效降低寄生電感，縮短訊號傳輸長度, 所有這些方法都有利於高頻電路的可靠性, 如訊號交叉干擾的幅度减小.

一些資料表明，當使用相同的資料時, 四層板的雜訊比雙面板低20dB. 然而, 還有一個問題. PCB半層的數量越高, 製造過程越複雜, 組織成本越高. 這要求我們在執行時選擇具有適當層數的PCB板 PCB佈局. 合理的部件佈局規劃, 並使用正確的佈線規則完成設計.

第二個訣竅是使用更多的高速電子設備引脚，因為導線彎曲得盡可能少。

高頻電路接線的引線最好採用全直線，需要轉動。 它可以通過45度折線或圓弧轉動。 此要求僅用於提高低頻電路中銅箔的固定强度，而在高頻電路中，則滿足此要求。 一個要求可以减少高頻訊號的外部發射和互耦。

第3個技巧是，高頻電路設備引脚之間的引線盡可能短

訊號的輻射强度與訊號線的軌跡長度成正比。 高頻訊號導線越長，就越容易與靠近它的部件耦合。 囙此，對於諸如時鐘、晶體振盪器、DDR數據、LVDS線、USB線、HDMI線和其他高頻訊號線等訊號，要求盡可能短。

第四個技巧是，高頻電路器件引脚之間的引線層數量盡可能少。

所謂“引線的層間交替越少越好”意味著組件連接過程中使用的過孔（Via）越少越好。 從側面來看，一個通孔可以產生0.5pF的分佈電容，减少通孔的數量可以顯著提高速度並减少數據錯誤的可能性。

第五個技巧是注意緊密並行佈線中訊號線引入的“串擾”

高頻電路佈線應注意訊號線緊密平行佈線引入的“串擾”。 串擾是指未直接連接的訊號線之間的耦合現象。 由於高頻訊號沿傳輸線以電磁波的形式傳輸，訊號線將充當天線，電磁場的能量將在傳輸線周圍發射。 由於訊號之間的電磁場相互耦合，會產生不需要的雜訊訊號。 稱為串擾（crosstalk）。 PCB層的參數、訊號線的間距、驅動端和接收端的電力特性以及訊號線的終止方法都對串擾有一定的影響。 囙此，為了减少高頻訊號的串擾，佈線時需要盡可能做到以下幾點：

如果佈線空間允許，在串擾更嚴重的兩根導線之間插入接地線或接地層可以起到隔離和减少串擾的作用。

當訊號線周圍空間存在時變電磁場時，如果無法避免平行分佈，可在平行訊號線的對側佈置大面積的“地”，以大大减少干擾。

在佈線空間允許的前提下，新增相鄰訊號線之間的間距，减少訊號線的平行長度，儘量使時鐘線垂直於關鍵訊號線，而不是平行。

如果同一層中的平行佈線幾乎不可避免，則在兩個相鄰層中，佈線方向必須相互垂直。

在數位電路中，通常的時鐘訊號是具有快速邊緣變化和高外部串擾的訊號。 囙此，在設計中，時鐘線應被地線包圍，並沖出更多地線孔，以减少分佈電容，從而减少串擾。

對於高頻訊號時鐘，儘量使用低壓差分時鐘訊號和包裹接地管道，並注意封裝接地打孔的完整性。

未使用的輸入端子不應懸掛，而應接地或連接到電源（電源也在高頻訊號回路中接地），因為懸掛線可能等效於發射天線，接地可以抑制發射。 實踐證明，使用這種方法消除串擾有時可以產生立竿見影的效果。

第六個技巧是在集成電路塊的電源引脚上添加高頻去耦電容器

在附近每個集成電路塊的電源引脚上添加一個高頻去耦電容器。 新增電源引脚的高頻去耦電容可以有效抑制高頻諧波對電源引脚的干擾。

第七個技巧是將高頻數位信號的地線與類比信號的地線隔離

類比地線、數位地線等與公共地線連接時，採用高頻扼流圈磁珠連接或直接隔離，選擇合適的地點進行單點互連。 高頻數位信號地線的地電位通常不一致。 兩者之間往往存在一定的電壓差。 此外，高頻數位信號的地線通常包含非常豐富的高頻訊號諧波成分。 當數位信號地線和類比信號地線直接連接時，高頻訊號的諧波會通過地線耦合干擾類比信號。 囙此，在正常情况下，將高頻數位信號的地線和類比信號的地線隔離，可以在適當的位置使用單點互連方法，也可以使用高頻扼流圈磁珠互連方法。

避免路由形成迴圈的第八個技巧

各種高頻訊號跡線應盡可能不形成回路。 如果不可避免，環路面積應盡可能小。

第九個技巧必須確保良好的訊號阻抗匹配

在訊號傳輸過程中，當阻抗不匹配時，訊號將在傳輸通道中反射，反射將導致合成訊號形成超調，導致訊號在邏輯閾值附近波動。

消除反射的基本方法是很好地匹配傳輸訊號的阻抗。 由於負載阻抗和傳輸線特性阻抗之間的差值越大，反射越大，囙此訊號傳輸線的特性阻抗應盡可能與負載阻抗相等。 同時，請注意PCB上的傳輸線不能有突變或轉角，並儘量保持傳輸線各點的阻抗連續，否則會在傳輸線的各個部分之間產生反射。 這要求在高速PCB佈線期間，必須遵守以下佈線規則：

USB接線規則. 需要USB訊號差分路由, 線寬為10mil, 行距為6mil, 地線和訊號線間距為6mil.

HDMI佈線規則。 需要HDMI訊號差分路由，線寬為10mil，線間距為6mil，每兩組HDMI差分訊號對之間的間距超過20mil。

LVDS佈線規則。 需要LVDS訊號差分佈線，線寬7mil，行距6mil，目的是將HDMI的差分訊號阻抗控制在100+-15%歐姆

DDR佈線規則。 DDR1記錄道要求訊號盡可能不穿過孔，訊號線寬度相等，線間距相等。 記錄道必須滿足2W原則，以减少訊號之間的串擾。 對於DDR2及以上的高速設備，還需要高頻數據。 線路長度相等，以確保訊號的阻抗匹配。

保持訊號傳輸完整性的第十個技巧

保持訊號傳輸的完整性，防止因接地劈裂引起的“地面彈跳現象”。