電路設計 - 串擾控制的信號完整性設計

通常有兩種類型的 高速PCB設計 規則：物理規則和電力規則. 所謂物理規則是指設計工程師根據物理尺寸指定的某些設計規則, 例如線寬4Mi1, 行距4Mi1, 平行軌跡長度為4Mi1. 電力規則是指與電力特性或電力效能相關的設計規則. 例如, 接線延遲在Ins和2ns之間控制, PCB線路上的串擾總量小於70mV, 等等.

物理規則和電力規則的明確定義, 可以進一步討論高速路由器. 現時, high-speed routers on the market based on physical rules (driven by physical rules) include AutoActive RE routers, CCT路由器, B1azeRouter路由器和路由器編輯器路由器. 事實上, 這些路由器都是由物理規則驅動的自動路由器. 也就是說, 這些路由器只能自動滿足設計工程師指定的物理尺寸要求, 並且不會直接受到高速電力的物理尺寸要求的影響, 並且不能直接由高速電力規則驅動.
由電力規則直接驅動的高速路由器對於確保高速設計訊號的完整性非常重要. 設計工程師總是首先獲得電力規則，設計規範也是電力規則. 換句話說, 我們的設計最終必須滿足電力規則，而不是物理規則, 但最終的物理設計實現滿足電力規則的要求是設計中最重要的. 物理規則只是組件製造商或設計工程師自己製定的電力規則的轉換. 我們總是希望這種轉換是等價的和一對一的對應. 事實並非如此.
Take the use of LVDS chips to complete high-speed (up to 777.76Mbps) and long-distance (up to loom) data transmission as an example. 由於LVDS科技的訊號擺幅為3500, 通常的設計規範總是要求總訊號線串擾值應小於或等於訊號擺幅的20%, 那就是, 串擾總量為350mV X20%=700. 這是電力規則. 20%的百分比取決於LVD的雜訊容限, 可從參考手冊中獲得 .
IS\U合成器, 設計工程師只需指定LVDS訊號線的串擾值, 接線可以自動調整和細化，以確保滿足電力效能要求. 接線過程中, 將自動考慮周圍的訊號線. LVDS訊號的影響. 對於由物理規則驅動的路由器, 首先需要進行一些假設分析和考慮. 設計工程師總是認為訊號之間的串擾只取決於平行訊號之間平行線的長度, 囙此，它可以用於高速電路中. 在設計前端環境中進行一些想像分析. 例如, 可以假設平行行走線的長度為2.5英里, 然後分析它們之間的串擾. 該值可能不是70mV, 但您可以根據得出的結論進一步調整平行行走線. 如果平行運行線的長度為某個值, 例如7mi1, 訊號之間的串擾值基本為70mV, then the design engineer thinks that as long as the length of the differential line pair parallel running line is controlled within the range of 7mi1 Such electrical characteristics requirements can be met within (the signal crosstalk value is controlled within 70mV), 所以在實際的物理過程中 PCB佈局 和路由, 設計工程師已獲得以下物理規則： 高速PCB設計. 傳統的高速路由器可以確保滿足這種物理尺寸要求.
這裡有兩個問題：第一, 規則的轉換不一樣. 第一, 訊號之間的串擾不僅由並行訊號之間的記錄道長度决定, 但也取決於訊號的流向和平行線段的位置. 以及是否存在匹配和其他因素, 這些因素可能很難預測, 甚至不可能在實際實現之前充分考慮. 因此, 在這種轉換之後, 無法確保在滿足這些物理規則的同時滿足原始電力規則. 這也是當上述高速路由器滿足規則時，PCB系統仍然無法正常工作的一個非常重要的原因. 其次, 轉換這些規則時，幾乎不可能同時考慮多種影響. 例如, 在考慮訊號串擾時，很難同時考慮所有周圍訊號線的影響. 這兩個方面决定了基於物理規則的高速路由器在設計高速、高複雜度的PCB系統時會遇到很大的問題, 真正由電力規則驅動的高速PCB路由器可以更好地解决這個問題. 這方面的問題. 本文摘要
高速PCB 板級和系統級設計是一個複雜的過程. 包括訊號串擾在內的信號完整性問題帶來了設計概念的變化, 設計思路, 設計過程, 和設計方法. 確保在高速系統設計中快速發現和解决問題，已成為當今高速系統設計的主流, 並指導新設計中問題的預防.