1. smt 가공과 용접의 측면에서 볼 때 BGA 패키지의 발전
smt 용접의 관점에서 볼 때 BGA 칩의 설치 공차는 0.3mm로 이전 QFP 칩의 설치 정밀도 요구사항인 0.08mm보다 훨씬 낮다. 일반적으로 smt 패치의 삽입 방지와 배치는 새끼손가락 심지어 더 작은 공간에서 이루어지는데, 배치 공차가 클수록 신뢰성과 배치 정밀도가 높아진다는 것을 의미한다.
그런 다음 우리는 대형 집적 회로에 400개의 I/O 전극 핀이 있다고 가정합니다. 같은 핀 간격은 1.27mm이고 전통적인 QFP 칩은 4개의 모서리가 있으며 각 모서리에 100개의 핀이 있습니다. 그러면 최종 모서리 길이는 최소 127mm입니다. 이렇게 하면 전체 칩의 표면적은 160 (평방리미터) 이어야 합니다.
만약 우리가 BGA 패키지를 사용하여 가공한다면, 최종적으로 SMT 칩의 전극 핀은 칩 아래에 고르게 배열되어 20 * 20줄로 배열되며, 가장자리는 최대 25.4mm, 부피는 7 (평방 센티미터) 미만이면 된다.
위의 분석을 통해 다음과 같은 두 가지 큰 개선 사항을 얻을 수 있습니다.
1: 칩 용접 핀 수 감소
"더 많이 할수록 실수가 많아진다"는 속담이 있는 반면, 우리는 용접의 횟수와 절차를 최대한 적게 하기 때문에 실수할 가능성이 더 적어진다.따라서 용접 핀의 양을 줄이는 것이 용접의 품질과 신뢰성을 높이는 중요한 방법입니다.간접적으로 말하자면, BGA 패키지는 전통적인 QFP 패키지에 비해 큰 기술적 우위와 발전 잠재력을 가지고 있다.
2: 용접 볼륨 축소
테슬라 최고경영자 일론 머스크의 뇌 인터페이스에서 피부 전시에 이르기까지 우리는 기술 진보뿐만 아니라 고도의 지능화와 마이크로화 제품의 응용도 보고 있다.하늘에는 무게가 몇 킬로그램에 달하는 컴퓨터가 있기 때문에 용접량의 변화도 미래의 발전 추세에 부합하는데, 이는 BGA 패키지의 거대한 후발 우세이기도 하다.
그러므로 PCBA포장의 인공과 재료나 미래의 발전추세로 볼 때 BGA포장에 대한 우리의 발전은 필연적으로 밝을것이다.
둘째, smt 패치 공정 용접점 주석 함량 부족의 주요 원인
smt 패치 가공에서 용접은 회로 기판의 성능과 모양에 관계되는 중요한 부분입니다.실제 생산 및 가공에서는 일반적인 용접점과 같은 몇 가지 이유로 인해 용접 불량이 발생할 수 있습니다.불충분하면 smt 패치의 가공 품질에 직접적인 영향을 줄 수 있습니다.그렇다면 어떤 이유로 smt 패치 처리 중 주석이 가득 차지 않았을까?다음은 위력시 smt 패치 가공의 제품 검사 요구를 소개한다.
smt 패치 가공 용접점의 주석 함량이 부족한 주요 원인은 다음과 같습니다.
1.용접제는 용접고에서 윤습성능이 좋지 않아 양호한 주석도금의 요구를 만족시킬 수 없다;
2. 용접고에 있는 용접제의 활성은 PCB 용접판이나 SMD 용접위치의 산화물을 제거하기에 부족하다.
3. 용접제는 용접고에 있는 용접제의 팽창률이 너무 높아 구멍이 생기기 쉽다.
4. PCB 용접판 또는 SMD 용접위치의 산화가 심하여 주석도금효과에 영향을 준다.
5. 용접점에서 용접고의 사용량이 부족하여 허용접이 부족하여 빈자리가 발생한다;
6.만약 일부 용접점의 주석이 부족하다면, 그 원인은 용접고가 사용하기 전에 충분히 교반하지 않았기 때문일 수 있다용접제와 주석가루가 완전히 융합되지 못했다;
7.환류 용접 시 예열 시간이 너무 길거나 예열 온도가 너무 높아 용접고 중 용접제의 활성 실효를 초래한다;
현재 대부분의 SMT 칩 가공 제조업체는 생산 과정의 품질을 모니터링하기 위해 첨단 테스트 장비를 사용합니다.롤백 용접 프로세스에서는 일반적으로 AOI 검사 장치를 사용하여 품질을 제어합니다.품질 관리 프로세스에서 매개변수를 자동으로 조정하고 피드백하는 데 비용이 많이 들기 때문에 수동으로 설정해야 합니다.이런 상황에서 전자패치회사는 일부 실용적이고 효과적인 규범과 제도를 제정하고 이미 정한 규범을 엄격히 집행하며 수동감시통제를 통해 공예의 안정성을 실현해야 한다.전자 패치 가격 품질 제어 규범을 제정할 때 운영자의 반응 능력과 설비의 제어는 매우 중요하다.