PCB技術 - PCB設計方法と技術2

21. どちらの側面が PCBボード デバッグ開始?
デジタル回路に関する限り, first determine three things in order:

1. すべての電源値が設計要件を満たすことを確認する. 複数の電源を有するいくつかのシステムは、電源の順序及び速度に対して特定の仕様を必要とする.
2. すべてのクロック信号周波数が正しく動作し、信号エッジに非単調な問題がないことを確認する.
3. リセット信号が仕様要件を満たしているかどうかを確認する.
これらが正常ならば, the chip should send out the first cycle (cycle) signal. 次, システムの動作原理とバスプロトコル.
22. 回路基板のサイズが固定されるとき, デザインがより多くの機能を収容する必要があるならば, PCBのトレース密度を増加させることがしばしば必要である, しかし、これは痕跡の相互干渉を増加させるかもしれません, それと同時に, トレースのインピーダンスが薄くなりすぎない, please introduce the skills in high-speed (>100MHz) high-density PCB設計?
高速・高密度PCBの設計, crosstalk interference (crosstalk interference) really needs special attention, それがタイミングと信号完全性に大きな影響を及ぼすので. Here are a few points to note:
1. 配線の特性インピーダンスの連続性と整合性を制御する.
2. トレース間隔の大きさ. 共通の間隔は、線幅の2倍です. シミュレーションによるタイミングと信号完全性に対するトレース間隔の影響を知ることができる, と最小許容間隔. 異なるチップ信号の結果は異なることがある.
3. 適切な終了メソッドを選択.
4. 同じ配線方向に隣接する2つの層を避ける, 配線が上下に重なっても, この種のクロストークは同じ層の隣接する配線のそれより大きいので.
5. 盲目を使う/痕跡面積を増やす埋込みビア. しかし, の製造コスト PCBボード 増加する.
実際の実装で完全な並列性と等しい長さを達成するのは、実際には難しい, しかし、できるだけそれをする必要があります. 加えて, 差動終端およびコモンモード終端は、タイミングおよび信号完全性に対する影響を軽減するために確保することができる.
23. アナログ電源でのフィルタリングはしばしばLC回路を使用する. しかし、なぜ時々LCはRCフィルタリングより効果的です?
LCおよびRCフィルタリング効果の比較は、フィルタリングされる周波数帯域の選択およびインダクタンス値が適切であるかどうかを考慮しなければならない. Because the inductance (reactance) of the inductor is related to the inductance value and frequency. 電源のノイズ周波数が低く、インダクタンス値が十分大きくなければ, フィルタリングの効果は、RC. しかし, RCフィルタリングを使用するために支払う価格は、抵抗器自体がエネルギーを消費し、効率が悪いということである, そして、選択された抵抗器が耐えることができる力に注意を払う.
24. フィルタリングのためのインダクタおよびキャパシタ値の選択方法は?
あなたがフィルタアウトするノイズ周波数に加えて, インダクタンス値の選択は、瞬時電流の応答能力も考慮すべきである. LCの出力端子が瞬時に大きな電流を出力する機会があるなら, インダクタンス値が大きすぎると、インダクタを流れる大きな電流の速度が妨げられ、リップルノイズが増加する.
キャパシタンス値は、許容できるリップルノイズ仕様値のサイズに関連する. リップルノイズ値要件が小さいほど, 静電容量値が大きいほど. ESR/コンデンサのESLもインパクトがある.
加えて, if the LC is placed on the output terminal of a switching regulation power (switching regulation power), 柱の影響に注意を払う/負帰還制御ループの安定性に対するLCにより生成されるゼロ. .
25. あまりに多くのコスト圧力を引き起こさないで、できるだけ多くのEMC要件を満たす方法?
EMCによるPCBのコスト増加は、通常、シールド効果を高めるためのグラウンド層の数の増加とフェライトビーズの添加に起因する, チョーク等の高周波高調波抑制装置. 加えて, 全体のシステムがEMC要件を通過させるために、他の機関の遮蔽構造に匹敵するのが通常必要である. 次はいくつかしか提供しません PCB設計 回路が発生する電磁放射効果を低減する技術.
1. 信号によって生成された高周波成分を減らすために遅い信号スルーレートでデバイスを選択してみてください. 2. 高周波成分の配置に注目, 外部コネクタにあまり接近しない.
3. 高速信号のインピーダンス整合に注目, 高周波反射と放射を低減するための配線層とその戻り電流経路.
4. 電力面および接地面のノイズを軽減するために、各デバイスの電源ピンに十分な適切なデカップリングコンデンサを配置する. コンデンサの周波数応答と温度特性が設計要件を満たすかどうかについて特別に注意する.
5. 外部コネクタの近くの地面は、適切にグランドから切り離されることができる, そして、コネクタの地面は、近くにシャシーグラウンドに接続されることができます.
6. 地上警備隊/シャントトレースは、特別な高速信号のそばで適切に使用することができます. しかし、ガードの影響に注意を払う/トレースの特性インピーダンスに関するシャントトレース.
7. パワー層は、グランド層20から20 h縮みます, また、Hはパワー層と接地層との間の距離である.
26. 複数のデジタルがあるとき/アナログ機能ブロック PCBボード, 従来の方法は、デジタルを分離することである/アナロググラウンド. 理由は何ですか?
デジタルを分離する理由/アナログ接地は、デジタル回路が高電位と低電位との間のスイッチング時に電源及びグラウンドにノイズを発生させるためである. ノイズの大きさは、信号の速度および電流の大きさに関係する. グランドプレーンが分割されない、そして、デジタル面積回路により生成されるノイズが大きい場合、そして、アナログ面積回路は非常に近い, デジタルアナログ信号が交差しない場合でも*, アナログ信号は、依然としてグランドノイズによって妨害される. 即ち, アナログ回路領域が大きいノイズを生成するデジタル回路領域から遠いときに、非分割デジタル-アナログ方法は使うことができるだけである.
27. もう一つのアプローチは、デジタル/アナログレイアウト, とデジタル/アナログ信号線は交差しない*, 全体 PCBボード 地面は分割されない, とデジタル/アナロググランドは地上に接続されている. 何故なら?
The requirement that the digital-analog signal traces cannot cross* is because the return current path of the digital signal with a faster speed will flow back to the source of the digital signal along the ground near the bottom of the trace as much as possible. 線交差点*, リターン電流によって発生したノイズはアナログ回路領域に現れる.
28. How to consider impedance matching when designing 高速PCB設計 概略?
高速PCB回路設計, インピーダンスマッチングは設計要素の一つである. インピーダンス値は、配線方法との絶対関係を有する, such as walking on the surface layer (microstrip) or inner layer (stripline/double stripline), distance from the reference layer (power layer or ground layer), 配線幅, PCB材料, etc. 両方とも、トレースの特性インピーダンス値に影響を及ぼす. 即ち, インピーダンス値は配線後にのみ決定できる. 一般に, シミュレーション・ソフトウェアは、回路モデルまたは数学的アルゴリズムの制限のためにいくつかの不連続な配線条件を考慮に入れることができない. この時に, only some terminators (termination), 直列抵抗など, 回路図で予約できます. トレースインピーダンスにおける不連続性の効果を軽減する. この問題の真の解決策は、配線の際にインピーダンス不連続性を回避しようとすることである.
29. より正確なIBISモデルライブラリを提供するには?
IBISモデルの精度はシミュレーション結果に直接影響する. Basically, IBISは、実チップIの等価回路の電気特性データとみなすことができる/バッファ, which can generally be obtained by conversion of the SPICE model (measurement can also be used, but there are more restrictions), そして、スパイスデータとチップ製造は絶対に絶対的です, 異なるチップ製造者によって提供される同じデバイスのSPICEデータは異なる, 変換されたIBISモデルのデータも. 言い換えれば, メーカーが使用しているならば, 彼らには、彼らの装置のために正確なモデルデータを提供する能力があります, 誰も他の誰も彼らの装置がどのように作られるかについて、彼らを知らないので. 製造業者によって提供されるIBISが不正確であるならば, 基本的な解決策は、製造業者に改善を求めるだけである.
30. In 高速PCB設計, 設計者がEMCと恵美ルールを考慮すべき側面?
一般に, EMI/EMC設計は放射線と伝導面の両方を考慮する必要がある. The former belongs to the higher frequency part (>30MHz) and the latter is the lower frequency part (<30MHz). したがって、高周波数に注意を払うだけでなく、低周波数部分を無視することはできません.
良い絵美/EMC設計は、装置の位置を考慮に入れなければならない, PCBスタックの配置, 重要な接続方法, デバイスの選択, etc. レイアウトの冒頭に. より良い取り決めがないならば, その後解決. それは努力を倍増し、コストを上げる. 例えば, クロック発生器の位置は外部コネクタに可能な限り近くではならない. 高速信号は内部層に可能な限りルーティングされるべきである. 反射を低減するための基準インピーダンス整合と基準層の連続性に注目する. The slope of the signal pushed by the device (slew rate) is as small as possible to reduce high-frequency components. デカップリングの選択/バイパスコンデンサ, その周波数応答が電力層雑音を減少させるための要件を満たしているかどうか注意を払う. 加えて, pay attention to the return path of high-frequency signal current to make the loop area as small as possible ( That is, ループインピーダンスは放射線を減らすためにできるだけ小さい. 接地層はまた、高周波ノイズの範囲を制御するために分割することができる. 最後に, PCBとケースの間のシャーシ地面は適切に選択されるべきです.
31. EDAツールを選ぶ方法?
現在の PCB設計 ソフトウェア, 熱分析は強い点ではない, だから、それを使用することをお勧めしません. その他の関数1.3.4, パッドまたはケイディンを選ぶことができます. コストパフォーマンスは良い.
PLD設計の初心者はPLDチップメーカーが提供する統合環境を使用できる, そして、100万以上のゲートを設計するとき、一つの点ツールを使うことができます.
32. 高速信号処理と伝送に適したEDAソフトウェアをお勧めします.
従来の回路設計, 革新的なパッドは非常に良い, と一致するシミュレーションソフトウェアです, そして、このタイプのデザインはしばしばアプリケーションの. 高速回路設計時, アナログ・ディジタルハイブリッド回路, Cadenceを使用するソリューションは、比較的良いパフォーマンスと価格のソフトウェアでなければなりません. もちろん, メンターのパフォーマンスはまだ非常に良いです, 特に設計フロー管理はベストでなければならない. (Wang Sheng, Technical Expert of Datang Telecom)
33. の各層の意味の解釈 PCBボード
topoverlay --トップデバイスの名前, トップシルクスクリーンまたはトップコンポーネント, R 1 C 5など, IC 10.
bottomoverlay-the same
multilayer-----If you design a 4-layer board, あなたは、無料のパッドまたはを介して配置, マルチレイと定義する, その後、パッドは自動的に4層に表示されます. 場合は、トップ層として定義する, その後、パッドはトップ層にのみ表示されます.
34. 設計上の留意点, 2 G以上の高周波PCBのルーティングとレイアウト?
2 G以上の高周波PCBは、無線周波数回路設計に属し、高速デジタル回路設計の議論の範囲内ではない. 無線周波数回路のレイアウトとルーティングは、回路図と共に考慮すべきである, レイアウトとルーティングが配布効果を引き起こすので. Moreover, 無線周波数回路の設計におけるいくつかの受動デバイスはパラメータ化定義と特殊形状銅箔を通して実現される. したがって, EDAツールは、パラメータ化されたデバイスを提供し、特殊形状の銅箔を編集する必要がある.
メンターのボードステーションは、これらの要件を満たすことができる特別なRF設計モジュールを持っています. Moreover, 一般的RF設計は特殊RF回路解析ツールを必要とする. 業界で最も有名なのはアグリレントのeesoft, メンターのツールとの良いインターフェイスを持って.
35. 高周波用マイクロストリップの設計においてどの規則が続くべきか PCB設計 2 G以上?
RFマイクロストリップ線路の設計は伝送線路パラメータを抽出するための3 D現場解析ツールを必要とする. すべての規則はこの分野抽出ツールで指定されるべきです.
36. すべてのデジタル信号を有するPCBのために, ボード上に80 MHzのクロックソースがあります. In addition to the use of wire mesh (grounding), 十分な駆動能力を確保するために, 保護のためにどのような回路を使用すべきか?
時計の運転能力を確保する, それは保護を通じて実現すべきではない, そして、クロック駆動チップは、一般に使用される. クロック駆動能力に関する一般的な懸念は複数のクロック負荷による. チップを駆動するためにクロックを採用, つのクロック信号を, ポイントツーポイント接続を採用する. ドライブチップの選択, それが基本的に負荷と一致することを保証することに加えて, the signal edge meets the requirements (usually the clock is an edge valid signal). システムタイミングを計算するとき, ドライブチップのクロックの遅延をカウントする必要があります.
37. 別のクロック信号ボードを使用する場合, クロック信号の伝送が影響を受けないように、どのようなインターフェースが一般的に使われますか?
クロック信号が短い, 伝送線路効果が小さいほど. 別のクロック信号ボードを使用すると、信号配線長が増加する. また、シングルボードの接地電源も問題である. 長距離伝送が必要なら, 差動信号を推奨. LVDS信号は、駆動能力要件を満たすことができる, しかし、あなたの時計はあまり速くありません、そして、それは必要でありません.