PCB技術 - PCB基板差動信号設計における誤解

差動信号PCB基板設計 差分信号によく見られるいくつかの誤り

差動信号（差動信号）は、高速回路設計においてますます広く使用されている。回路の最も重要な信号は、しばしば差動構造で設計される。何がそんなに人気がありますか？PCB設計におけるその優れた性能を確実にする方法これらの2つの質問で、ディスカッションの次の部分に進みます。差動信号とは？Laymanの用語では、駆動端は2つの等しい反転信号を送り、受信端は2つの電圧の差を比較することにより論理状態「0」または「1」を判定する。差動信号を運ぶトレースのペアを差動トレースと呼ぶ。

通常のシングルエンド信号トレースと比較して、差動信号は以下の3つの態様において最も明白な利点を有する。

1. 2つの差動トレース間の結合が非常に良好であるので、強い干渉干渉能力。外部からの雑音妨害がある場合、それらは同時に2つのラインにほぼ連結される。そして、受信端だけは2つのシグナルの差について注意する。したがって、外部コモンモードノイズを完全にキャンセルすることができる。

2.効果的にEMIを抑制することができる。同様の理由から、2つの信号の逆極性により、放射される電磁界は互いに相殺することができる。より緊密なカップリング、より少ない電磁エネルギーは外の世界に放出されます。

3.タイミングポジショニングは正確です。差動信号のスイッチ変化は、2つの信号の交点にあるので、通常のシングルエンド信号とは異なり、高い閾値電圧及び低いしきい値電圧に依存する信号とは異なり、プロセス及び温度により影響を受けず、タイミングの誤差を低減することができる。しかし、また、低振幅信号回路に適している。現在の一般的なLVDS（低電圧差動信号）は、この小振幅差動信号技術を指す。

PCB技術者にとって、最も重要なことは、差動配線のこれらの利点が実際の配線で完全に利用できることを保証する方法である。おそらく、レイアウトと接触していた誰でも、微分配線の一般的な要求を理解するでしょう。等しい長さは、2つの差動信号がいつでも反対極性を維持して、コモンモード構成要素を減らすことを確実とすることになっている等しい距離は、主に2つの差動インピーダンスが一貫性があって、反射を減らすことを確実とするためにある。「できるだけ近い」というのは、時々差動配線の要件の一つです。しかし、これらの規則はすべて機械的に適用されず、多くの技術者は高速差動信号伝送の本質をまだ理解していないようである。

以下は、PCB差動信号設計におけるいくつかの一般的な誤解に焦点を当てます。

誤解1：差動信号が帰還経路として接地面を必要としない, または、差分トレースが互いに逆のパスを提供する. この誤解の理由は、彼らが表面現象によって混乱しているということです, または高速信号伝送のメカニズムは十分ではない. 差動回路は、電源プレーンおよび接地面に存在する可能性のあるグランドバウンスおよび他のノイズ信号に対しては鈍感である. グランドプレーンの部分的リターンキャンセルは、差動回路が信号戻り経路として参照面を使用しないことを意味しない. 事実上, 信号戻り解析, 差動配線と通常のシングルエンド配線のメカニズムは同じである, それで, 高周波信号は常に最小インダクタンスでループに沿ってリフローされる. 最大の違いは、地面とのカップリングに加えて, 差動線も相互結合を有する. どの結合が強いか, どちらがメインリターンパスになるのか. インPCB回路 基板 デザイン, 差動トレース間の結合は一般に小さい, しばしば結合度の10 - 20 %を計算するだけです, そして、より多くは地面へのカップリングです, したがって、差動トレースの主なリターンパスは、依然として接地平面上に存在する. 地面に不連続性がある場合, 基準平面のない領域の微分トレース間の結合は、主復帰経路を提供する, 基準面の不連続性は、通常のシングルエンドトレース上の差動トレースに影響を与えないが、重大である, しかし、それはまだ差動信号の質を減らして、EMIを増やします, 可能な限り避けるべき. いくつかの設計者は、差動トレースの下の基準面を差動伝送におけるいくつかのコモンモード信号を抑圧するために除去することができると考えている. しかし, このアプローチは理論上望ましくない. インピーダンス制御法? コモンモード信号に接地インピーダンスループを設けることは、EMI放射線を必然的に引き起こす. このアプローチは善よりも害になる.

誤解2：同じ間隔を保つことは、線長. 実際には PCBレイアウト, 同時に、差動設計の要件を満たすことはできない. ピン分布などの要因の存在により, ヴィアス, 配線スペース, 線長整合の目的は、適切な巻き取りによって達成されなければならない, しかし、結果は、差動対のいくつかの領域が並列であるはずがないということでなければなりません. PCB差動トレースの設計における最も重要な規則は、整合線長である. その他の規則は、設計要件および実際の用途に応じて柔軟に扱うことができる.

誤解3：差動配線は非常に近いと思う。微分トレースを閉じることは、ノイズに対する耐性を向上させることができるだけでなく、外部の世界への電磁干渉を相殺するために磁場の反対極性を十分に利用することができるそれらの結合を強化すること以上の何もない。このアプローチはほとんどの場合非常に有益ですが、それは絶対ではありません。我々が彼らが外部干渉から完全にシールドされることを確実とすることができるならば、我々は干渉防止を成し遂げるために強い結合を使用する必要はありません。EMI抑制の目的。どのように、我々は微分痕跡の良い隔離と遮蔽を確実にすることができますか？他の信号トレースとの間隔を増やすことは最も基本的な方法の一つです。電磁界エネルギーは距離の二乗で減少する。一般的に、線間隔が線幅の4倍を超える場合、それらの干渉は非常に弱い。は無視できる。加えて、接地面による絶縁も良好な遮蔽役割を果たすことができる。この構造は、高周波（10 g以上）のICパッケージPCB設計でしばしば使用される。これは、厳密な差動インピーダンスを確保することができるCPW構造と呼ばれます。

差動トレースは、異なる信号層でも動作することができるが、この方法は一般に、推奨されない。なぜなら、異なる層によって生成されるインピーダンスおよびビアの違いは、差動モード伝送の効果を破壊し、コモンモードノイズを導入するからである。さらに、隣接する2つの層が緊密に結合されていない場合、それはノイズに抵抗するために差動トレースの能力を減少させるが、周囲のトレースから適切な距離を維持することができれば、クロストークは問題ではない。一般的な周波数（GHz以下）では、EMIは深刻な問題ではありません。実験では、差動トレースから離れた500マイルの距離における放射エネルギーの減衰は、3 ccの距離で60 dBに達し、FCCの電磁放射基準を満たすのに十分であるので、設計者は、差動線結合が不十分であることに起因する電磁不等式を心配する必要はない。