精密PCB製造、高周波PCB、高速PCB、標準PCB、多層PCB、およびPCBアセンブリ。
電子機器の感度はますます高くなっている, それは、より強い干渉防止能力を持つ装置を必要とする. したがって, PCB基板設計 より難しくなった. PCBの耐干渉性を向上させる方法は、多くの技術者が注意を払う重要な課題の一つとなっている. この記事では、ノイズと電磁妨害を減らすためのヒントを紹介します PCB設計.
デザインの年後に要約されたPCB設計におけるノイズと電磁干渉を低減するための24のヒントを以下に示す
（1）高速チップの代わりに低速チップを用いることができる。キーチップで高速チップを使用しています。
（2）抵抗器を直列に接続することで、制御回路の上下エッジのジャンプ率を低減することができる。
（3）リレー等に何らかの減衰を与える。
（4）システム要件を満たす最低周波数クロックを用いる。
（5）クロック発生器は、クロックを用いた装置にできるだけ近い。水晶振動子のシェルは接地されるべきである。
（6）クロック線を接地線で囲み、できるだけ短くする。
（8）MCDの無駄な端をハイに接続したり、接地したり、出力端として定義しなければならず、電源接地に接続されるべき集積回路の端部を接続し、フローティングのままにする必要はない。
（9）ゲート回路の入力端を使用しない。未使用のオペアンプの正入力端は接地され、負入力端は出力端に接続される。
（10）プリント基板では、90倍のラインではなく45倍ラインを使用して、高周波信号の外部発光とカップリングを低減する。
（11）プリント基板は、周波数および電流のスイッチング特性に応じて分割され、ノイズ成分および非雑音成分は、より離れている必要がある。
(12) PCBは単一点電源と単一点接地を採用しているボード シングルパネルとダブルパネル. 電力線と接地線はできるだけ厚くなければならない. 経済が手頃な価格なら, 電源およびグラウンドの容量性インダクタンスを減らすために多層基板を使用する.
（13）クロック、バス、及びチップセレクト信号は、I／Oライン及びコネクタから遠く離れていなければならない。
（14）アナログ電圧入力ライン及び基準電圧端子は、デジタル回路信号線、特にクロックから可能な限り遠くになければならない。
（15）A／D装置では、デジタル部とアナログ部が交差するよりも統一される。
（16）I／O線に垂直なクロックラインはパラレルI／Oラインよりも干渉が少なく、クロック成分ピンはI／Oケーブルから遠い。
（17）部品ピンをできるだけ短くし、デカップルコンデンサピンをできるだけ短くする。
（18）キーラインをできるだけ厚くし、両側に保護グランドを加える。高速線は短くてまっすぐでなければなりません。
（19）ノイズに敏感なラインは高電流，高速スイッチング線に平行ではない。
(20) 石英結晶の下やノイズ感知デバイスの下には配線しないでください。
（21）弱信号回路では、低周波回路の周囲に電流ループを形成しない。
（22）信号にループを形成しない。それが避けられないならば、ループ面積をできるだけ小さくしてください。
（23）各集積回路用の1個のデカップリングコンデンサ。各電解コンデンサには、小さな高周波バイパスコンデンサを追加しなければならない。
(24)PCBではレイアウト とデザイン, エネルギー蓄積キャパシタの回路充放電用の電解コンデンサの代わりに大容量タンタルコンデンサまたはJu冷却コンデンサを用いる. 管状コンデンサの使用, ケースは接地されなければならない.
