PCB技術 - 高速DSPのためのPCB妨害防止設計技術

近年、新技術やデバイスの急速な発展に伴い、高速デバイスがますます普及し、高速な回路設計が一般的に求められている。TiのDSPチップTMS 320 C 62 xx、C 64 xx、C 67 xxシリーズデバイスは、高速成長の高速デバイスの一つです。C 6000内部構造は、DSPと互換性がある固定小数点、浮動小数点シリーズです。Velocititmの高度な長い命令語（VLIW）アーキテクチャコアでは、並列に1つの命令サイクルで8つの32ビット命令を実行することが可能である。その高速計算能力のために、それは通信、電子的な処置、レーダー、画像処理と高い知性と高速処理能力を必要とする他の地域で広く使われます。

チップインテグレーションの増加に伴い，チップのピン数が多くなり，デバイスのパッケージングは，dipからosopまで，pqfpからbgaへのsopからpqfpまで絶えず変化している。TMS 320 C 6000シリーズデバイスはBGAでカプセル化されます。回路応用において，bgaカプセル化は高い成功率，低修復率，高信頼性の特性を有し，ますます広く使用されている。しかし、BGAカプセル化が球形のラスター配列パッチカプセル化に属しているので、開発におけるシステムの物理的実装、すなわち、ボードレベル設計は、多くの高速デジタル回路設計技術を含む。雑音の干渉は高速システムの大きな要因である。放射と衝突は高周波回路で起こり、リンギング、反射、漏話はより速いエッジ率で生じる。高速信号のレイアウトや配線の種類を考慮しないと、設計された回路基板は正常に動作しない。したがって、PCBボード設計の成功は、DSPS回路設計のプロセスの非常に重要な部分である。

1伝送線効果

1.1シグナル完全性

信号の整合性は主に反射、リンギング、グランドバウンスとクロストークが含まれます。PCBボード上の配線は、図1に示す直列および並列の容量、抵抗およびインダクタンス構造と等価である。直列抵抗の典型的な値は0.25 D /であるR−4）。55 dJFT、シャント抵抗値は、通常非常に高いです。寄生抵抗、キャパシタンスおよびインダクタンスが実際のPCB接続に添加されるときに、接続上の最終インピーダンスは特性インピーダンスZOと呼ばれている。

伝送線路のインピーダンスが受信端のインピーダンスに合わない場合、これは信号の反射及び発振を引き起こす。

PCBルーティング等価回路

配線の形状、不正確な端接続、コネクタを通る伝送、および電力面の不連続性はすべて反射を引き起こす。レベルの上昇と下降に沿って信号が変化すると、ショックとダウンショックが発生する。彼らは瞬時に安定したレベルの上または下にbursを生産することができます。信号のリンギング及び周囲振動は、ライン上の不適切なインダクタンス及びキャパシタンスに起因する。適切な終了によってリングを減らすことができます。

回路に大きな電流サージがあるとき、それはグランドバウンスを引き起こす。チップおよび基板のパワープレーンに流れる大きな過渡電流があると、チップパッケージとパワープレーンとの間の寄生インダクタンスおよび抵抗が電力ノイズを引き起こす。クロストークは二つの信号線間の結合問題である。信号線間の相互インダクタンスおよび相互許容差は、ライン上のノイズを引き起こす。容量結合は結合電流を導き，誘導結合は結合電圧に導く。PCB層のパラメータ、信号線間の間隔、ドライバと受信機の電気的特性、およびラインがすべて接続されている方法は、クロストークに一定の効果を有する。

1.2解決

一般的な問題を解決するためにはいくつかの対策が必要です。

パワー層は電流の方向に制限を持たず、リターンラインは信号線に近いインピーダンスの経路をたどることができる。これは電流ループを生じ、高速システムの方法となる。しかし、電力層はライン・クラッタを排除せず、配電経路に注意を払わない。全てのシステムはノイズを生じ、エラーを引き起こす。したがって，バイパスコンデンサで実装される特殊なフィルタが必要となる。一般に、海老からlopへの静電容量。Fは基板の電力入力端に配置され、キャパシタンスは0.01 Pからなる。FからU 0へ。1つのセンターは、ボード上の各々の能動装置の電源およびグランドのピンの間で置かれる。バイパスキャパシタンスはフィルタのように動作し、大きなキャパシタンス（10 af）がパワー入力に置かれ、低周波（60 Hz）ノイズが基板の外側で発生し、ボード上のアクティブデバイスによって発生するノイズは100 MHz以上の高調波である。各チップ間に配置されるバイパスキャパシタンスは、通常、基板上の電源入力に配置されたものよりもはるかに小さい。

親指のルールとして、あなたのデザインでアナログとデジタルをミックスする場合は、アナログとデジタルの部品、アナログデバイスにアナログデバイス、デジタルデバイスにデジタル部品、および領域の向こう側にA / Dコンバータに分割します。アナログ信号およびデジタル信号は、デジタル信号の戻り電流がアナログ信号の接地に流れないように、それぞれの領域に配線される。

バイパスおよび分離は、エネルギーが1つのループからもう一方まで移されるのを防止する。つのループ領域、パワー層、底層、コンポーネントおよび内部電源接続は、考慮する必要があります。電源および接地線幅をできるだけ広くすることは、接地線が電源コードより広いことを意味する。それらの関係は、接地線＞電源コード＞信号線である。通常、信号線幅は、O 2 - O 3 mmであり、細い幅は0.05″0.07 mmであり、電力線は1.2″－' 2.5 N ' LRFLである。グランドワイヤーとして銅の大きな領域を使用してください。グランドワイヤーとしてプリントボード上の地面に未使用の場所を接続します。あるいは、電源用の1フロアと接地用の1階とを多層基板にしてもよい。各々の集積回路チップのために0.01 -中心のセラミック・コンデンサを構成してください。プリント基板のスペースが小さく、設置できない場合には、タンタル電解コンデンサを4〜10チップ毎に1〜10チップで構成することができる。このデバイスの高周波インピーダンスは非常に小さく、500 KI - IZE - 20 MHzの範囲ではインピーダンスがLq以下であり、漏れ電流は非常に小さい。コンデンサリードおよび過渡電流回路面積、特に高周波バイパスコンデンサを短くするために、デカップリングフィルタコンデンサを集積回路の近くに設置しなければならない。

システムが50 MHzで動作するとき、伝送線効果と信号完全性問題が起こり、従来の対策は満足のいく結果を達成することができる。システムクロックが120 MHzに達すると、高速回路設計知識の使用を考慮する必要がある。そうでなければ、従来の方法に基づいて設計されたPCBは適切に動作しない。したがって、高速PCB回路設計は、電子システム設計者がマスターしなければならない設計技術となっている。

2 PCB高速信号回路設計技術

2.1高速信号配線

多層基板は高速信号配線と干渉を低減する有効な手段に必要である。プリント基板の小型化を図るために，中間層をフルに活用し，近接した接地を実現し，寄生インダクタンスを効果的に低減し，信号伝送の長さを短くし，信号間のクロス干渉を低減し，高速回路の信頼性に有益である。データは，第8回耐放射線エレクトロニクスと電磁パルスについて，同じ材料を集めたとき，4層パネルの雑音レベルが2パネルパネルパネルの雑音レベルより20 db低いことを示した。鉛のより少ない屈曲は、よりよいです。完全な直線を使用すると、遷移が必要です。45度のポリラインまたはアーク遷移を使用して、高速信号の外部伝送および結合を低減し、信号の放射および反射を低減することができる。

高速回路装置のピン間のリード線は、より短い。リード長が長いほど、分布インダクタンスおよびキャパシタンス値が大きくなり、高速回路システムでは、反射、発振などにつながる。高速回路デバイスのピン間のリード層間のより少ない交替、より良い、すなわち、より少ないホールはコンポーネント接続のプロセスにおいて、使われる。貫通孔が約0.5 pFの分布容量をもたらすことが推定され、回路の遅延が著しく増加する。高速回路配線では、信号線のほぼ平行な経路で導入された「クロス干渉」に着目する必要がある。並列分布を避けることができないならば、「グランド」の大部分は干渉を減らすために平行信号線の後ろに置かれることができます。つの隣接する層では、線の方向は互いに垂直でなければならない。

特に重要な信号線またはローカル単位のために接地線囲いを実施してください。クロック信号、高速アナログ信号などのような非干渉性信号が走行している間、保護されたベースラインを周辺に追加することができ、保護される信号ケーブルは中央にクランプされる。すべての種類の信号経路はループを形成できず、接地線は電流ループを形成できない。ループ配線回路が生成されると、システムに多くの干渉が生じる。菊*チェーン配線の使用は効果的に配線時にループを回避することができます。一つ以上の高周波デカップリングコンデンサは、各々のICブロックの近くでセットされなければならない。高周波チョークは、アナログとデジタルのグランドラインを公共のグランドラインに接続するときに使用されます。いくつかの高速信号線は特別に扱われるべきである：差動信号は、それらが同一の層上にあり、並列線に可能な限り近いものであることを要求し、信号は差動信号線の間に挿入されることができず、等しい長さが必要である。

高速信号配線は分岐や断端形成をできるだけ避ける必要がある。高周波信号線は、表面に歩くとき、大きな電磁放射線を生産する傾向があります。電源と配線との間に高周波信号線を配線し、電源及び底層を介して電磁波を吸収することにより、発生する放射線を大幅に低減することができる。

2.2の高速クロック信号配線

ディジタル回路ではクロック回路が重要な役割を果たしている。C 64 XDSPはC 6000プラットフォームのメンバーで、処理速度が高いです。C 64 XDSPの高速クロックは1.1 GHzに達することができます。そして、それは以前のC 62 XDSPのそれより高いです。したがって、クロック配線要件は、DSPに基づく現代の電子システムの将来のアプリケーション設計において、ますます高くなる。一般に、高速クロック信号線優先度は、配線時にシステムの主クロック信号線を優先する必要がある。高速クロック信号線は、信号歪みを確実にするためにラインができるだけ短いことを必要とする高周波を有する。

高周波クロック、特にノイズ干渉に敏感な。高周波クロック信号線は、保護を必要として、干渉を減らすために遮蔽される。

高周波クロック（20 MHz以上のクロック、または5 ns未満のクロック）は、少なくとも10本のレールの線幅と、少なくとも20ミルの接地線幅を有する接地線エスコートを必要とする。高周波信号線の保護接地線端は、孔を介して接地されていなければならず、5 m毎に接地されている必要がある。接地線護衛とデータ線は基本的に同じ長さです、手動のワイヤー引きは推薦されます；クロック送信側は、約22〜220 Qの減衰抵抗で直列に接続しなければならない。高速クロック信号ルーティングは、同じ層上で可能な限り設計されており、高速クロック信号線の周りの他の妨害源およびルーティングは存在しない。スター接続またはポイントツーポイント接続は、高周波クロック接続のために推奨されます。t接続は等しいアーム長を確実にして、余分のLSを最小にしなければなりません、そして、銅は干渉を防ぐために水晶発振器または時計チップの下で適用されなければなりません。これらの線に起因する信号雑音からの干渉を避けてください。

高速信号配線と高速クロック信号配線においては，断面積や信号の反射や交差を避けるため，配線中にLLが少なく分岐が少なくなることが要求される。高速pcbにおけるスルーホールと切り株（スタブ）の影響は，信号への影響だけでなく，導体インピーダンスの変化に反映される。しかし、インピーダンスに対する穴や切り株の影響はデザイナーによってしばしば無視される。

穴の合理的なサイズを選択します。例えば、4〜10の層を有するPCB設計の場合、一般的な選択は、10ミル／20ミル（ドリル／ボンディングパッド）又は16ミル／30ミルである。高密度のいくつかの小さなPCBでは、8 mil／18 milホールを使用することもできる。電源または接地線パスのインピーダンスを減らすためにより大きなサイズを使用することを検討する。電源とグランドのピンを穴に近接させる。ピンとホールとの間のリードは短く、より良い。同時に、電源および接地のピンは、インピーダンスを減らすためにできるだけ厚くなければならない。

高密度システムレベルのチップは、BGAまたはCOBに封入され、ピン間隔は日毎に減少する。ボール間隔は、O . 6 mmと同じくらい低くて、減少し続けます。そして、カプセル化器の信号線が従来の配線ツールを使用して描かれることを不可能にします。第8回放射線耐性エレクトロニクスおよび電磁パルスに関する第8回全国学術シンポジウムにおいて、この問題を解決する2つの方法が現在存在する（249）。2）非常に細い配線と自由角配線を用いて，球状グリッドアレイのリードチャネルを見つける。このようなBGAまたはCOBパッケージ高密度デバイスにとって、非常に狭い幅とスペースを有する配線は、唯一の実行可能な選択肢である。このようにすれば，高い歩留りと信頼性を保証でき，高速設計要件を満たすことができる。

2.3 BGAカプセル封入ボンディングパッドの設計

デバイス実装技術の発展に伴い、デバイスパッケージの相対的なサイズが小さくなっている。BMSの足は密接に間隔を置いており、穴はピンに近く、大きなインダクタンスを作り出すことができるので、TMS 320 C 6000シリーズデバイスは最大352ピンを有する。また、高速信号にも悪影響を及ぼすので、BGA分散時にはより小さなホールを使用する。BGAパッドのサイズとBGAの足間隔との間には対応関係があるが、BGAピンボールの直径よりも大きくはならない。コンポーネントの表面上のBGAパッドとパッドの隣の穴は、接続されて、緑の油でおおわれている必要があります。BGA溶接では、他の部品は周囲の2 ERAには現れない。

結論

ディジタル信号プロセッサは信号処理である。高周波デバイスの普及に伴い，プリント基板の高密度化が進み，干渉が増大し，信号品質の向上が設計の最上位に置かれている。高速DSPSのPCBボード設計は非常に複雑なプロセスである。高速回路の設計にはいくつかの要素を考慮する必要がある。高速デバイスが互いに近接して配置される場合、遅延は減少することができるが、クロストークと著しい熱効果が生じることがある。また、高速信号を内部層で可能な限り配線する必要があり、穴が少なくなるという矛盾もある。したがって、設計では、包括的な回路設計を行うためには、すべての好ましい要因を考慮に入れる必要がある。

この方法でのみ 高品質PCB回路基板 強い妨害力で, 安定した性能と高いリアルタイム性能を設計する.