PCB技術 - PCB工場における差動ラインビアの高速シミュレーション解析

ハードウェアシステム設計, 通常、コネクタ間で発生する漏話を主に発生させる, チップパッケージ, 比較的近接した平行な跡. しかし, 一部で 回路基板設計 of PCB工場, 高速差動ビア間の大きなクロストークも発生する. 編集者 PCB工場 高速差動ビア間のクロストークのための例示的シミュレーション解析と解法.

高速差動ビア間のクロストーク

厚いPCBの場合、厚さは2.4 mmまたは3 mmに達することがある。例として3 mmシングルボードを取る。このとき、PCB上のZ方向の貫通孔の長さは、ほぼ118ミルに達することができる。PCBの上に0.8 mmのピッチBGAがあるならば、BGA装置のピッチによるファンアウトはおよそ31.5ミルです。

図1に示すように, つの対の隣接差ビア間のz方向の平行長hは、100ミリメートルより大きい, そして、2対の差動ビア間の水平距離はS＝31である.5ミル. Z方向におけるビア間の平行距離が水平距離よりもはるかに大きい場合, 高速信号差動ビア間のクロストーク問題を考慮しなければならない. ところで, 設計時 高速PCB, ビアスタブの長さは、信号への影響を低減するために、できるだけ最小にするべきである. 図1に示すように, それが底層の近くに発送されるならば、スタブはより短いです. またはバックドリルを使用することができます.

図1：高速差動ビア（H＞100ミル、S＝31.5ミル）によって生成されるクロストーク

差動ビア間のクロストークのシミュレーション解析

基板厚3 mm、0.8μmのBGAファンアウトピッチ31.5 mil、ビア平行距離H＝112 milの設計例をシミュレーションした。

図2に示すように、ルーティングに従って、差動ペア対を4つの差動ポートに定義する。

図2 :クロストークシミュレーションポート定義

差動ポートD 1〜D 4がチップの受信端であると仮定すると、D 5ポート、D 7ポート、D 8ポートの遠端クロストークをD 2ポートに観測することにより、隣接チャネルのクロストークを解析する。図3に示す結果から、比較的近い距離の2つのチャンネルの間の遠端クロストークが到達できることがわかる37dB@5GHzおよび32dB@10GHzまた，クロストークを低減するために設計の更なる最適化が必要である。

図3 :差動ペア間のクロストークシミュレーション結果

あなたは、これを読んだ後に質問をするかもしれません：微分痕跡に起因するクロストークよりむしろ差動ビアによって引き起こされるクロストークを決定する方法？

この問題を説明するために，上記の例をbgaファンアウト領域と微分トレースの二つに分けてシミュレーションを行った。シミュレーション結果を図4に示す。

BGAファンアウトエリアと差動トレースクロストークシミュレーション結果

図4の右側のシミュレーション結果から, 差動トレース間のクロストークは−50 dB以下であることが分かる, そして、10 GHzの周波数帯域で. BGAのファンアウト領域のクロストークは、元の全体的シミュレーションのクロストーク値に比較的近い. 図4のシミュレーション結果から, 上記の例の差動ビア間のクロストークが大きな役割を果たすと結論できる.

差動ビア間のクロストークの最適化

このような問題に起因するクロストークの根本原因を知ることにより、差動ビア間のクロストークを最適化する方法がより明確である。微分ビア間の間隔を増やすことは、簡単で、効果的な方法である。例のオリジナル設計に基づいて、差動ビアの各ペア間の間隔が75ミルより大きいように、差動ビアの位置を最適化した。図5に示すシミュレーション結果および表1のデータ比較から、最適化された遠端クロストークは、15 GHz帯で15～20 dBの改善と、元の設計に比べて15～20 GHz帯域の10 dBがあることが分かる。

図5：差動ビアの間隔を最適化した後のクロストークシミュレーション結果