PCB技術 - PCB校正用部品使用時の留意点

コンポーネントの使用時にはどのような問題があるのか PCB校正

に PCB高周波ボードの校正, 高感度電圧閾値を有する構成要素は、回路の機能要件を満たす前提において、できるだけ多く使用されるべきである. 回路基板の静電気および放電感度は、回路基板の中で最も高感度の電圧閾値を有する構成要素に依存するので.
1. Limit the output current to avoid the locking effect of CMOS circuit
The lock-in effect refers to the existence of parasitic PNP transistors and NPN transistors on the internal structure of the CMOS circuit, そして、それらの間に寄生PNPNサイリスタ構造が形成される. This kind of interlocking positive feedback structure may be triggered by external factors (such as electrostatic discharge), and current will flow on the PNP tube (or NPN tube), and then through another parasitic NPN tube (or PNP tube) to make the current Amplify, そして、正帰還のため, 電流は大きくなってきて、結局燃えている. ロック状態を維持するレベルに達することができないように電流を制限することは、CMOSデバイスについて考慮すべき問題の1つである PCB校正.
共通の解決策は、各出力端子をそのケーブルから分離するために抵抗器を使用することである, and use two high-speed switching diodes to clamp to VDD (drain power) and VSS (source power) with the cable. .

2. Use a filter network
Sometimes a long input cable is required between the CMOS circuit system and the mechanical contacts, 電磁干渉の可能性を高める, とフィルタネットワークを考慮する必要があります. 同時に, 長い入力ラインは、大きい分配された容量および分散インダクタンス, LC自己励振振動を容易に形成できる, これは、保護ネットワークのダイオードが燃え尽きる原因になります. 解決策は、入力端に直列に抵抗器を接続することである, そして、その抵抗は、式R＝VDDに従って選択することができる/1 ma.
3. RC network
Where feasible, バイポーラデバイスの高感度入力端子, 静電気放電の影響を低減するために、より大きな抵抗値を有する抵抗器と少なくとも100 pFのコンデンサからなるRCネットワークを使用することができる.
4. Avoid floating input pins of CMOS devices
In the PCB高周波ボード校正, CMOSデバイスの入力端をはんだ付けするのを避ける必要がある PCB回路基板 左から浮かぶ. 同時に, CMOSデバイス上の全ての未使用の冗長入力リードは、浮くことができないことに留意されたい. これは、入力端子が一旦停止されるからである, 入力電位は不安定状態になる, これは回路の通常の論理関係を破壊するだけではない, しかし、また、容易に、静電破壊と外部雑音干渉を引き起こします. 冗長入力端子は回路の機能に応じて別々に扱うべきである.