精密PCB製造、高周波PCB、高速PCB、標準PCB、多層PCB、およびPCBアセンブリ。
短縮 the <エー href="エー_href_0" tエーrゲット="_blエーnk">PCB設計 サイクル hAS なる エー ルーティン 問題. デザイナー are also 直面 急速 変化 イン 回路 板 テクノロジー, such AS 速く 処理 スピード and ますます 複合体 IC 包装, どちら 追加 複雑さ to the PCB設計, どちら is the 最も簡単な リンク イン the デザイン プロセス. したがって, イン 順序 to 向上 the 効率 of the デザイン プロセス, 制約 管理 工具 有 なる ますます 不可欠.
Although 制約 管理 工具 缶 ビー 発見 イン いくつか 既存 CAD ツールキット on the 市場, 多く デザイナー 有 ない ビーen 有能な to テイク フル 利点 of the フル ポテンシャル of これら 工具. The キー to 使用 制約 管理 工具 is to 理解する the 能力 and 特徴 of the ソフトウェア 使用 and ハウ to 統合する それら インto the 全体 デザイン フロー. イン デザイン, the 効果的 用途 of 制約 and 規則 缶 短縮する the デザイン サイクル, 向上 the アップグレード可能性 of カレント or 開発 技術, and 容易 the トラブル of 再利用 デザイン イン 未来 デザイン.
制約管理の概念は非常に理解しやすいです：あなただけの制約とルールを設定し、レイアウトにデザインを渡す必要があります。そして、実際には、いくつかのケースでは、実装はとても簡単です。しかし、一旦エンジニアがデザイン環境で制約とルール作りの段階に入るならば、彼らはすべてが予想通り明らかでないとわかります。
利用可能な機能と機能を調査することから始めることは非常に重要です。右の記事は、デザイナーが念頭に置いておくべきいくつかの重要な原則を示します。
should
1 .デザインに関連しているもの、およびデザインプロセスの1つのステージから次への情報がどのように渡されるかを知ってください。差動信号を割り当てるのは良い習慣です。理想的には、差分信号をトップダウンアプローチの一部として割り当てるしたがって、あなたは、上記の要件が回路図または制約管理ツールで達成されて、それをレイアウトに送ることを確実にしたいです。
2 .情報は適切に保管され管理され、将来のデザインで使用できることを保証します。確認された実装が格納されて、設計チームメンバーによって共有されることができるシステムを確立することは、時間を節約して、プロジェクトの全体的なデザインサイクルを短くするのを助けます。多くのCADシステムは構成されているので、設計データは、デザインで使用される制約とテンプレートを含むすべての情報を含むデザインフォルダに格納されます。プロジェクトフォルダーで賢明にデータを管理するので、簡単にデザインの特定の特定のデータを再利用するときにデータを取得することができます。
3 .制約管理ツールの柔軟性を利用してください。このソフトウェアは、デザインサイクルの任意の時点で前方または後方の制約を行うことができますレポートを生成し、変更を記録します。これらのすべては、再加工を減らして、設計完全性を維持するのを助けます。
4 .選択したツールが、解析のためのトポロジーを描画し、興奮を設定し、単一または結合されたラインセグメントの一意のボードスタックを作成する機能を確認します。
制約管理システムをアプリケーションの中心にするのは、スプレッドシート内の手動校正値から得られたデータを使用した場合よりも効率的であり、その後、これらのデータを回路図とレイアウトツール間でやりとりしようとする。
Constraインt 管理 缶 ビー 運河 アウト アット 異なる ステージs イン the PCB設計 プロセス
すべきでない
1 .ネットワークの過度の抑制。これは、信号をルートに困難になります。極端な場合、特に追加の層を追加する必要がある場合、タイミングまたは間隔要件のような対応する配線問題を克服するために、設計時間を指数関数的に拡張することができる。
2. セット 制約s イン the ミドル of the デザイン プロセス. It is 重要 to ドゥ この 仕事 アット the ビーgインnインg of the tASk. If あなた 選択 to セット 制約 for the シグナル アット a lアットer ステージ, あなた 五月 有 to reルート the PCBボード, どちら 意志 wASte a ロット of 時間. 以前 レイアウト and rアウトインg, 関連 戦略 should ビー 計画 and プロセスed to 保証 あれ この does ない 起こる.
3. 忘れる アバウト 臨界 ネットワークs. If あなた 用途 the 制約 管理 システム to セット 制約s, it is 賢い to ルート the 全体 PCBボード アフター completインg the wirインg of the 臨界 network-especiすべてy 時 あなた セット 長さ or 遅延 制約 for the シグナル. Otherwise, 時 the 固定長 戦略 is 実装 on the シグナル, there is なし 長い 部屋 for lengthenインg it.
4）配線ツールと対話できずデータを導入できない報告システムの制約管理ツールを採用。制約と規則を設定するのは確かですが、それぞれの割り当てられた制約を手動で問い合わせる必要がある場合は、制約管理ツールを使用するユーティリティが消去されます。
5. 適用 制約s あれ are インconsistent with デザイン 規則. The デザインer レイ アウト the PCB bASedon meetインg the manu事実urインg guideラインs. If the 制約 are ない 管理 and 使用 イン 合同 with デザイン guidelインes such AS 適切 シグナル 間隔 for ビーtter etchインg 結果 or グッド レイヤー スタック to 最小化 クロス干渉, 問題 缶 発生する. いくつか 工具s 許可する the 自由 to 適用 任意 制約s to 臨界 ネットワーク イン あなた デザイン; その他 適用 あなた デザイン 規則 アット 任意 ステージ of the デザイン サイクル, so それら are 強化. どちら 路, 時 あなた 適用 制約, メイク 確か あなた いけない 違反する デザイン 規則.
