Leiterplattentechnisch - Einführung und Analyse neuer mikroelektronischer Verpackungstechnologien

1 Einleitung

Die Schaltungsindustrie ist der Schlüssel zur Entwicklung der nationalen Wirtschaft geworden, and integrated circuit Design, Hertellung, Verpacken und Testen sind die drei Säulen der integrierten Schaltungsindustrie. Dies ist der Konsens von Führungskräften auf allen Ebenen und der Branche. Mikroelektronische Verpackungen wirken sich nicht nur direkt auf die elektrische, mechanisch, optisch, und thermische Leistung des integrierten Schaltkreises selbst, aber beeinflusst auch seine Zuverlässigkeit und Kosten. Es bestimmt auch die Miniaturisierung, multifunktional, Zuverlässigkeit und Kosten, Mikroelektronische Verpackungen erhalten mehr und mehr Aufmerksamkeit von Menschen, und es befindet sich in einer Phase der starken Entwicklung im In- und Ausland. Dieser Artikel versucht, die rasante Entwicklung neuer mikroelektronischer Verpackungstechnologien seit den 1990er Jahren zu überprüfen, including ball array packaging (BGA), chip size packaging (CSP), wafer level packaging (WLP), three-dimensional packaging (3D) and System packaging (SIP) and other technologies. Einführung ihres Entwicklungsstatus und ihrer technischen Merkmale. Zur gleichen Zeit, Das Konzept der dreistufigen Mikroelektronik-Verpackung wird beschrieben. Und einige Gedanken und Anregungen für die Entwicklung der neuen mikroelektronischen Verpackungstechnologie meines Landes vorlegen. Dieser Artikel versucht, die rasante Entwicklung neuer mikroelektronischer Verpackungstechnologien seit den 1990er Jahren zu überprüfen, including ball array packaging (BGA), chip size packaging (CSP), wafer level packaging (WLP), three-dimensional packaging (3D) and System packaging (SIP) and other technologies. Einführung ihres Entwicklungsstatus und ihrer technischen Merkmale. Zur gleichen Zeit, Das Konzept der dreistufigen Mikroelektronik-Verpackung wird beschrieben. Und einige Gedanken und Anregungen für die Entwicklung der neuen mikroelektronischen Verpackungstechnologie meines Landes vorlegen.

2 Mikroelektronik Dreistufige Verpackung

Für Mikroelektronikverpackungen müssen wir zunächst das Konzept der dreistufigen Verpackung beschreiben. Generell wird die mikroelektronische Verpackung in drei Ebenen unterteilt. Die sogenannte First-Level-Verpackung besteht darin, einen oder mehrere integrierte Schaltungschips in einer geeigneten Verpackungsform einzukapseln, nachdem der Halbleiterwafer gespalten ist, und Wire Bonding (WB) und Trägerband für den Schweißbereich des Chips und der externen Stifte der Verpackung zu verwenden. Automatisches Bonden (TAB) und Flip Chip Bonden (FCB) werden miteinander verbunden, um sie zu elektronischen Komponenten oder Baugruppen mit praktischen Funktionen zu machen. Das First-Level-Paket umfasst zwei Kategorien: Ein-Chip-Modul (SCM) und Multi-Chip-Modul (MCM). Die Verpackung der dritten Ebene besteht darin, die verpackten Produkte der zweiten Ebene mit der Hauptplatine durch Lagenauswahl, Verbindungsbuchsen oder flexible Leiterplatten zu einem dreidimensionalen Paket zu einem kompletten System zu verbinden. Diese Verpackungsebene sollte Steckverbinder und Laminate Montage und flexible Leiterplatten und andere verwandte Materialien, Design und Montagetechnik umfassen. Diese Ebene wird auch System-in-Package genannt. Das sogenannte Mikroelektronikpaket ist ein Gesamtkonzept, das alle technischen Inhalte von der Ein-Pol-Verpackung bis zur Dreipol-Verpackung umfasst. Wir sollten unser bestehendes Wissen in die internationale mikroelektronische Verpackung einbringen, was nicht nur dem technischen Austausch zwischen der mikroelektronischen Verpackungsindustrie meines Landes und dem Ausland zugute kommt, sondern auch der Entwicklung der mikroelektronischen Verpackung meines Landes selbst.

3 Neue mikroelektronische Verpackungstechnologie

Die Geschichte der Verpackung von integrierten Schaltungen ist in drei Stufen unterteilt. Die erste Stufe, vor den 1970er Jahren, war hauptsächlich Kartuschenverpackung. Einschließlich der originalen Metallkreisverpackung (TO-Typ), später Keramik-Dual-In-Line-Verpackung (CDIP), Keramik-Glas-Dual-In-Line-Verpackung (CerDIP) und Kunststoff-Dual-In-Line-Verpackung (PDIP). Insbesondere PDIP ist aufgrund seiner ausgezeichneten Leistung, niedrigen Kosten und Massenproduktion zu einem Mainstream-Produkt geworden. In der zweiten Stufe, nach den 1980er Jahren, war das vierseitige Bleipaket der Oberflächenmontage das wichtigste. Damals wurde die Oberflächenmontage-Technologie als Revolution im Bereich der elektronischen Verpackung bezeichnet und entwickelte sich schnell. Entsprechend wurde eine Reihe von Verpackungsformen, die an die Oberflächenmontagetechnologie angepasst wurden, wie z. B. Kunststoff-bleihaltiges Chippaket (PLCC), Kunststoff-quad-flaches Paket (PQFP), Kunststoff-kleines Umrisspaket (PSOP) und bleifreies quad-flaches Paket usw. Die Verpackungsform entstand und entwickelte sich schnell. Aufgrund der hohen Dichte, der geringen Bleineigung, der geringen Kosten und der für die Oberflächenmontage geeigneten Größe wurde PQFP in dieser Zeit zum führenden Produkt. Die dritte Stufe, nach den 1990er Jahren, bestand hauptsächlich in Fürm von Area Array Packaging. Dünnschicht-Mehrschichtsubstrat MCM (MCM-D), Kunststoff-Mehrschichtplatine MCM (MCM-L) und Dickschichtsubstrat MCM (MCM-C/D).

Paket 3.13D

Es gibt drei Hauptarten von 3D-Verpackungen, nämlich vergrabene 3D-Verpackungen. Es gibt derzeit drei Hauptwege: eine besteht darin, R-, C- oder IC-Komponenten in verschiedene Substrate oder mehrschichtige dielektrische Verdrahtungsschichten "einzubetten", und dann die oberste Schicht, die SMC und SMD montiert, um eine dreidimensionale Verpackung zu erreichen, wird diese Struktur eingebettete 3D-Verpackung genannt; Die zweite besteht darin, mehrschichtige Verdrahtung auf dem aktiven Substrat nach der Silizium-Wafer-Skalenintegration (WSl) zu implementieren und dann die Oberschicht SMC und SMD zu montieren, die ein dreidimensionales Paket bilden. Diese Struktur wird ein aktives Substrattyp 3D Paket genannt; Der dritte Typ basiert auf dem 2D-Paket, indem mehrere blanke Chips, verpackte Chips, Multi-Chip-Komponenten und sogar Wafer gestapelt werden. Verbinden Sie sich zu einem dreidimensionalen Paket. Diese Struktur wird als gestapeltes 3D-Paket bezeichnet. Unter diesen 3D-Verpackungen wachsen am schnellsten gestapelte Bare Chip-Verpackungen. Es gibt zwei Gründe. Erstens erfordert der riesige Markt für Mobiltelefone und andere Konsumgüter, dass die Packungsdicke reduziert und gleichzeitig die Funktionen erhöht werden. Die zweite ist, dass das verwendete Verfahren im Grunde mit dem traditionellen Verfahren kompatibel ist, und es kann in Massenproduktion hergestellt und kurz nach der Verbesserung auf den Markt gebracht werden. Laut Prismarks Prognose wird der weltweite Mobilfunkumsatz von 393M in 2001 auf 785M-1140M in 2006 steigen. Die jährliche Wachstumsrate erreicht 15-24%. Daher wird auf dieser Grundlage geschätzt, dass gestapelte Bare-Chip-Verpackungen ab jetzt bis 2006 um 50-60% wachsen werden. Abbildung 6 zeigt das Aussehen der gestapelten Bare-Chip-Verpackung. Der aktuelle Stand und der Entwicklungstrend sind in Tabelle 3 dargestellt.

Es gibt zwei Stapelmethoden für gestapelte Bare Chip Verpackungen. Eine ist der Pyramidentyp, bei dem die Größe des nackten Chips von der unteren Schicht immer kleiner wird; Der andere ist der Freischwinger-Typ, bei dem die Größe des gestapelten Chips gleich ist. In der Anfangsphase der Anwendung auf Mobiltelefone dienten gestapelte Bare-Chip-Verpackungen hauptsächlich dazu, Flashspeicher und SRAM zusammen zu stapeln. Derzeit können FlashMemory, DRAM, Logic IC und Analog IC gestapelt werden. Die Schlüsseltechnologien für gestapelte Bare-Chip-Verpackungen sind die folgenden. 1. Wafer-Verdünnungstechnologie, da Mobiltelefone und andere Produkte dünnere und dünnere Verpackung erfordern, ist die aktuelle Verpackungsdicke erforderlich, um unter 1.2mm oder sogar 1.0mm zu sein. Die Anzahl der gestapelten Chips nimmt weiter zu, daher müssen die Chips verdünnt werden. Die Methoden der Waferverdünnung umfassen mechanisches Schleifen, chemisches Ätzen oder ADP (Atmosphere Downstream Plasma). Die mechanische Mahlverdünnung beträgt im Allgemeinen ca. 150μm. Die Plasmaätzmethode kann 100μm erreichen, und die Verdünnung von 75-50μm ist in der Entwicklung; 2. Low Arc Bonding, weil die Spandicke kleiner als 150μm ist, muss der hohe Bonding Arc kleiner als 150μm sein. Derzeit ist die normale Bondlichtbogenhöhe von 25μm Golddraht 125μm, aber nach dem umgekehrten Drahtbonding-Optimierungsprozess kann die Bogenhöhe 75μm oder weniger erreichen. Gleichzeitig muss die Reverse Wire Bonding Technologie einen Biegeprozess hinzufügen, um den Spalt zwischen den verschiedenen Bonding Schichten sicherzustellen; 3. Die Drahtverbindungstechnologie auf dem freitragenden Strahl, je länger der freitragende Strahl, desto größer die Spanverformung während des Bondens, und der Entwurf und die Optimierung müssen optimiert werden. Verfahren; 4. Technologie zur Herstellung von Wafer Bump; 5. No-Swing (NOSWEEP) Formtechnologie zum Kleben von Drähten. Durch die höhere Bonddrahtdichte, längere Länge und komplexere Form wird die Möglichkeit von Kurzschlüssen erhöht. Die Verwendung einer niederviskosen Formmasse und die Verringerung der Übertragungsgeschwindigkeit der Formmasse hilft, das Schwingen des Klebedrahts zu reduzieren. Derzeit wurde die Bonding Wire No-Swing (NOSWEEP) Formtechnologie erfunden.

3.2 Ball Array Package (BGA)

Package Array (BGA) ist eine neue Art von Paket entwickelt in den frühen 1990er Jahren in der Welt.

Die I/O-Klemmen des BGA-Gehäuses sind unter dem Gehäuse in Form von kreisförmigen oder säulenförmigen Lötstellen verteilt. Der Vorteil der BGA-Technologie ist, dass die Anzahl der I/O-Pins zwar zugenommen hat, der Stiftabstand jedoch nicht verringert, sondern vergrößert wurde. Verbessert die Ausbeute der Baugruppe; Obwohl sein Stromverbrauch steigt, kann BGA mit einem kontrollierten Kollapschip-Verfahren geschweißt werden, was seine elektrothermische Leistung verbessern kann; Dicke und Gewicht werden im Vergleich zur vorherigen Verpackungstechnologie reduziert; Parasitische Parameter werden reduziert, die Signalübertragungsverzögerung ist klein, und die Häufigkeit der Verwendung wird stark verbessert; Die Baugruppe kann koplanares Schweißen sein, und die Zuverlässigkeit ist hoch.

Die herausragenden Vorteile dieser Art von BGA: 1. Bessere elektrische Leistung: BGA verwendet Lötkugeln anstelle von Leitungen, was zu einem kurzen Leitungsweg führt, die Pin-Verzögerung, Widerstand, Kapazität und Induktivität reduziert; 2. Die Verpackungsdichte ist höher; Da die Lötkugeln auf der gesamten Ebene angeordnet sind, ist für die gleiche Fläche die Anzahl der Stifte höher. Zum Beispiel hat ein BGA mit einer Seitenlänge von 31mm 900 Stifte, wenn die Lötballhöhe 1mm ist. Im Gegensatz dazu hat ein QFP mit einer Seitenlänge von 32mm und einer Stiftneigung von 0,5mm nur 208 Pins; Abschnitt 3.BGA Die Entfernungen sind 1.5mm, 1.27mm, 1.0mm, 0.8mm, 0.65mm und 0.5mm, die vollständig kompatibel mit der vorhandenen Oberflächenmontagetechnologie und -ausrüstung sind, und die Installation ist zuverlässiger; 4.Die Oberflächenspannung, wenn das Lot schmilzt, ist "selbstausgerichtet" "Effekt, der den Verlust der traditionellen Verpackungsbleifverformung vermeidet und die Montageausbeute erheblich verbessert; 5. BGA-Stifte sind fest und einfach zu übertragen; 6. Die Lötkugelform eignet sich auch für Mehrchipkomponenten und Systemverpackungen. Daher wurde BGA explosiv entwickelt. BGA aufgrund verschiedener Substratmaterialien umfassen Kunststoff-Kugelarray-Paket (PBGA), Keramik-Kugelarray-Paket (CBGA), Trägerband-Kugelarray-Paket (TBGA), Kühlkörper-Kugelarray-Paket (EBGA), Metall-Kugelarray-Paket (MBGA), sowie Flip Chip Ball Array Paket (FCBGA. PQFP kann auf die Oberflächenmontage angewendet werden, was sein Hauptvorteil ist. Aber wenn die Bleineigung von PQFP 0.5mm erreicht, ist seine Montagetechnologie kompliziert Wird zunehmen. In Anwendungen, in denen die Anzahl der Leitungen größer als 200 ist und die Packungsgröße 28mm Quadrat übersteigt, ist BGA Verpackung unvermeidlich, PQFP zu ersetzen. Unter den oben genannten Arten von BGA-Paketen hat FCBGA die größte Hoffnung, zu werden. Als am schnellsten wachsendes BGA-Paket beschreiben wir beispielhaft die Prozesstechnologie und Materialien von BGA. Zusätzlich zu allen Vorteilen von BGA hat FCBGA auch: 1. Ausgezeichnete thermische Leistung und ein Kühlkörper kann auf der Rückseite des Chips installiert werden; 2. Hohe Zuverlässigkeit, aufgrund des Füllers unter dem Chip Die Funktion von FCBGA erhöht die Ermüdungslebensdauer von FCBGA erheblich; 3. Es hat starke Nachbearbeitbarkeit.

Da andere Komponenten bereits auf der Oberflächenmontageplatte installiert sind, muss eine spezielle kleine Schablone für BGA verwendet werden. Die Dicke der Schablone und die Größe der Öffnung müssen entsprechend dem Kugeldurchmesser und dem Kugelabstand bestimmt werden. Nach dem Druck muss die Druckqualität überprüft werden. Wenn es unqualifiziert ist, muss die Leiterplatte gereinigt werden. Nach dem Reinigen und Trocknen neu drucken. Für CSP mit einer Kugelneigung von 0,4mm oder weniger ist keine Lötpaste erforderlich, so dass keine Vorlage für Nacharbeit verarbeitet werden muss, und Pastenfluss wird direkt auf das PCB-Pad aufgetragen. Setzen Sie die Leiterplatte, die entfernt werden muss, in den Lötofen, drücken Sie die Reflow-Taste und warten Sie, bis die Maschine gemäß dem eingestellten Programm beendet ist, drücken Sie die Ein- und Out-Taste, wenn die Temperatur am höchsten ist, und verwenden Sie den Vakuumsaugstift, um die zu entfernenden Komponenten zu entfernen, PCB Die Platte kann gekühlt werden.

Die Schlüsseltechnologien, die an FCBGA beteiligt sind, umfassen Chip Bump Fertigungstechnologie, Flip Chip Bonding Technologie, Mehrschichtdruckplatten Fertigungstechnologie (einschließlich mehrschichtiger keramischer Substrate und BT Harzsubstrate), Chip Underfill Technologie, Lötkugel Befestigungstechnologie und Wärmeableitung Board Befestigungstechnologie, etc. Zu den Verpackungsmaterialien gehören im Wesentlichen die folgenden Kategorien. Bump Materialien: Au, PbSn und AuSn, etc.; Metallisierungsmaterialien: Al/Niv/Cu, Ti/Ni/Cu oder Ti/W/Au; Lötmaterialien: PbSn-Lot, bleifreies Lot; Mehrschichtige Substratmaterialien: Hochtemperaturkobefeuertes Keramiksubstrat (HTCC), Niedertemperaturkobefeuertes Keramiksubstrat (LTCC), BT-Harzsubstrat; Unterfüllmaterial: flüssiges Harz; Wärmeleitkleber: Silikonharz; Kühlkörper: Kupfer.

3.3 Chip Size Package (CSP)

CSP (Chip Scale Package) Paket bedeutet Chip Scale Package. Die neueste Generation der Speicherchip-Verpackungstechnologie für CSP-Verpackungen hat ihre technische Leistung verbessert. CSP-Paket CSP-Paket kann das Verhältnis von Chipfläche zu Verpackungsfläche übersteigen 1:1.14, was der idealen Situation von 1:1 ziemlich nahe ist. Die absolute Größe ist nur 32 Quadratmillimeter, die ungefähr 1/3 des gewöhnlichen BGA ist, die nur äquivalent ist. Es ist 1/6 des TSOP Speicherchips Bereich. Im Vergleich zum BGA-Paket kann das CSP-Paket die Speicherkapazität um das Dreifache unter demselben Platz erhöhen.

Chip Size Package (CSP) und BGA sind Produkte der gleichen Ära und sind das Ergebnis der Miniaturisierung und Portabilität der gesamten Maschine. Die amerikanische JEDEC-Definition von CSP lautet: LSI-Chippaketfläche kleiner oder gleich 120% der LSI-Chipfläche wird CSP genannt. Da viele CSPs die Form von BGA annehmen, glauben die Behörden der Verpackungsindustrie in den letzten zwei Jahren, dass die Lötballbahn größer als oder gleich 1mm als BGA ist und weniger als 1mm CSP ist. Weil CSP prominentere Vorteile hat: 1. Ultrakleines Paket mit ungefährer Chipgröße; 2. Schutz von nackten Spänen; 3. Ausgezeichnete elektrische und thermische Eigenschaften; 4. Hohe Verpackungsdichte; 5. Einfach für Prüfung und Alterung; 6. Einfach für Löten, Installation und Reparatur und Ersatz. Mitte der 1990er Jahre gab es daher eine großflächige Entwicklung mit einer jährlichen Wachstumsrate von etwa der Verdoppelung. Da sich CSP in einem Stadium einer starken Entwicklung befindet, sind seine Arten begrenzt. Wie starres Substrat CSP, flexibles Substrat CSP, Bleirahmentyp CSP, Mikroformtyp CSP, Landarray CSP, MikroBGA, Stoßchipträger (BCC), QFN Typ CSP, Chipstapeltyp CSP und Wafer-Level CSP (WLCSP) etc. Die Bleineigung von CSP ist im Allgemeinen unter 1.0mm, einschließlich 1.0mm, 0.8mm, 0.65mm, 0.5mm, 0.4mm, 0.3mm und 0.25mm. Tabelle 2 zeigt die CSP-Reihe.

Im Allgemeinen schneidet CSP den Wafer in einen einzigen IC-Chip und implementiert dann die Back-End-Verpackung, während WLCSP anders ist. Alle oder die meisten seiner Prozessschritte werden auf dem Siliziumwafer abgeschlossen, der den vorherigen Prozess abgeschlossen hat, und schließlich wird der Wafer direkt in separate unabhängige Geräte geschnitten. Diese Art von Paket wird also auch Wafer Level Package (WLP) genannt. Daher hat es neben den gemeinsamen Vorteilen von CSP auch einzigartige Vorteile: 1. Die Verpackungsverarbeitungseffizienz ist hoch, und mehrere Wafer können gleichzeitig verarbeitet werden; 2. Es hat die Vorteile der Flip-Chip-Verpackung, das heißt, leicht, dünn, kurz und klein; 3. und Verglichen mit dem vorherigen Prozess, werden nur die beiden Prozesse der Pin Rewiring (RDL) und Bump-Produktion hinzugefügt, und der Rest sind alle traditionellen Prozesse; 4. Reduzierung der mehrfachen Tests in der traditionellen Verpackung. Daher haben die weltweit großen IC-Verpackungsunternehmen in die Forschung, Entwicklung und Produktion dieser Art von WLCSP investiert. Der Nachteil von WLCSP ist, dass die aktuelle Pin-Anzahl niedrig ist, es keine Standardisierung gibt und die Kosten hoch sind.

Die zentrale Pin-Form des CSP verpackten Speicherchips verkürzt effektiv den Signalleitungsabstand, und seine Dämpfung wird entsprechend reduziert. Die Anti-Interferenz- und Anti-Rausch-Leistung des Chips kann auch stark verbessert werden, was auch die Zugriffszeit von CSP 15 besser als BGA%-20% macht. Bei der CSP-Verpackungsmethode werden die Speicherpartikel mit Lötkugeln auf die Leiterplatte gelötet. Aufgrund der großen Kontaktfläche zwischen den Lötstellen und der Leiterplatte kann die vom Speicherchip während des Betriebs erzeugte Wärme leicht auf die Leiterplatte übertragen werden. Auf dem Brett und ausstrahlen. CSP-Paket kann von der Rückwärmeableitung und der guten thermischen Effizienz betrachtet werden. Der thermische Widerstand von CSP ist 35°C/W, während der thermische Widerstand von TSOP 40°C/W ist.

CSP-Technologie wurde während der Modernisierung elektronischer Produkte vorgeschlagen. Sein Zweck ist es, große Chips (Chips mit mehr Funktionen, bessere Leistung und komplexere Chips) zu verwenden, um die vorherigen kleinen Chips zu ersetzen. Sein Paket nimmt die gedruckte Pappe ein. Die Fläche bleibt gleich oder kleiner. Gerade wegen der kleinen und dünnen Verpackung von CSP-Produkten hat es schnell Anwendung in tragbaren mobilen elektronischen Geräten erlangt. Im August 1996 begann die japanische Sharp Corporation die Massenproduktion von CSP-Produkten. Im September 1996 begann die japanische Sony Corporation, Kameras mit CSP-Produkten der japanischen TI und NEC Corporation zusammenzubauen. In 1997 begannen die Vereinigten Staaten auch, CSP-Produkte zu produzieren Es gibt Dutzende von Unternehmen auf der Welt, die CSP-Produkte anbieten können, und es gibt mehr als hundert Sorten von CSP-Produkten. [

Zu den Schlüsseltechnologien bei WLCSP gehören neben der Metallabscheidungstechnik, Photolithographietechnik, Ätztechnik etc. auch Rewiring (RDL)-Technologie und Bump-Produktionstechnik. Normalerweise sind die Lead-Out Pads auf dem Chip auf der quadratischen Aluminiumschicht um die Matrize angeordnet. Um das WLP an die breitere Pad-Neigung des SMT Second-Level-Gehäuses anzupassen, müssen diese Pads so umverteilt werden, dass diese Pads durch Trennung voneinander getrennt werden. Die periphere Anordnung des Chips wird an die Array-Anordnung auf der aktiven Oberfläche des Chips geändert, was Rewiring (RDL)-Technologie erfordert. Die Lötbumpenherstellungstechnologie kann Galvanik, Galvanik, Verdampfung, Kugelplatzierung und Lotpastendruck verwenden. Derzeit ist das Galvanikverfahren immer noch das am weitesten verbreitete, gefolgt von dem Lötpastendruckverfahren. Das UBM-Material in der Umverdrahtung ist Al/Niv/Cu, T1/Cu/Ni oder Ti/W/Au. Die verwendeten dielektrischen Materialien sind lichtempfindliche BCB (Benzocyclobuten) oder PI (Polyimid) Stoßmaterialien wie Au, PbSn, AuSn, In, etc.

3.4 Systempaket (SIP)

Es gibt in der Regel zwei Möglichkeiten, die Funktionen eines elektronischen Komplettsystems zu realisieren. Einer ist Systemchip, kurz SOC. Das heißt, die Funktion des elektronischen Komplettsystems wird auf einem einzigen Chip realisiert; Das andere ist System-in-Package (SystemPackage), bezeichnet als SIP. Das heißt, die Funktionen des gesamten Systems werden durch Verpackungen realisiert. Akademisch gesehen sind dies zwei technische Wege, genau wie monolithische integrierte Schaltungen und hybride integrierte Schaltungen, jede hat ihre eigenen Vorteile und jeder hat seinen eigenen Anwendungsmarkt. Technologie und Anwendung ergänzen sich. Der Autor ist der Ansicht, dass SOC hauptsächlich für Hochleistungsprodukte mit einem langen Anwendungszyklus verwendet werden sollte, während SIP hauptsächlich für Konsumgüter mit einem kurzen Anwendungszyklus verwendet wird.

Ein wichtiges Merkmal von SIP ist, dass es nicht den Typ der Sitzung definiert, die eingerichtet werden soll, sondern nur definiert, wie die Sitzung verwaltet werden soll. Dank dieser Flexibilität kann SIP in vielen Anwendungen und Diensten eingesetzt werden, darunter interaktive Spiele, Musik und Video on Demand sowie Sprach-, Video- und Webkonferenzen. SIP-Nachrichten sind textbasiert, so dass sie leicht zu lesen und zu debuggen sind. Die Programmierung des neuen Dienstes ist für Designer einfacher und intuitiver. SIP verwendet MIME-Typbeschreibungen genauso wie E-Mail-Clients, sodass Anwendungen, die mit Sitzungen zusammenhängen, automatisch gestartet werden können. SIP verwendet mehrere bestehende, relativ ausgereifte Internetdienste und -protokolle, wie DNS, RTP, Antwort usw.

SIP ist flexibler, erweiterbar und offener. Es inspirierte das Internet sowie Festnetz- und Mobilfunknetze zur Einführung einer neuen Generation von Diensten. SIP kann Netzwerknachrichten auf mehreren PCs und Telefonen vervollständigen und das Internet simulieren, um eine Sitzung aufzubauen.

SIP verwendet ausgereifte Montage- und Verbindungstechnologie, um verschiedene integrierte Schaltungen wie CMOS-Schaltungen, GaAs-Schaltungen, SiGe-Schaltungen oder optoelektronische Bauelemente, MEMS-Bauelemente und verschiedene passive Komponenten wie Kondensatoren und Induktoren in ein Paket zu integrieren, um Integration zu erreichen. Die Funktion des Maschinensystems. Die wichtigsten Vorteile sind: 1. Verwendung vorhandener kommerzieller Komponenten und niedrigere Herstellungskosten; 2. Das Produkt kommt mit einem kurzen Zeitraum auf den Markt; 3. Unabhängig von Design und Prozess, gibt es größere Flexibilität; 4. Integration verschiedener Arten von Schaltungen und Komponenten, relativ einfach zu implementieren. Das vom Georgia Institute of Technology PRC entwickelte einstufige integrierte Modul (Single Integrated Module) ist ein typischer Vertreter von SIP. Nach Abschluss des Projekts werden die Verpackungseffizienz, Leistung und Zuverlässigkeit um das 10-fache erhöht, und die Größe und die Kosten werden stark reduziert. Zu den erwarteten Zielen, die bis 2010 erreicht werden sollen, gehören die Verdrahtungsdichte auf 6000cm/cm2; Wärmedichte bis 100W/cm2; Bauteildichte auf 5000/cm2; I/O-Dichte auf 3000/cm2.

Obwohl SIP immer noch eine neue Technologie ist und noch nicht ausgereift ist, ist es immer noch eine vielversprechende Technologie. Gerade in China kann es eine Abkürzung für die Entwicklung kompletter Systeme sein.

4 Gedanken und Anregungen

Angesichts der weltweit boomenden Situation der mikroelektronischen Verpackungen und der Analyse des derzeitigen Status quo in meinem Land müssen wir über einige Themen tief nachdenken.

Erstens, legt großen Wert auf die vertikale Integration von Mikroelektronik-Dreistufenverpackungen. Wir sollten das elektronische System als Führer nehmen und die Verpackung der ersten, zweiten und dritten Ebene beeinflussen, damit wir den Markt besetzen, die Wirtschaftlichkeit verbessern und uns weiter entwickeln können. Aus diesem Grund haben wir einmal vorgeschlagen, Mobiltelefone und Radar als Technologieplattformen für die Entwicklung der Mikroelektronikverpackungen unseres Landes zu verwenden.

Zweitens legen Sie großen Wert auf die Überschneidung und Integration verschiedener Bereiche und Technologien. Durch die Kreuzung und Verschmelzung verschiedener Materialien entstehen neue Materialien; Durch die Überschneidung und Fusion verschiedener Technologien entstehen neue Technologien; Durch die Kreuzung und Verschmelzung verschiedener Felder entstehen neue Felder. In der Vergangenheit gab es viele Börsen in derselben Branche, aber nicht genügend Börsen in verschiedenen Branchen. Wir sollten der Rolle jedes Zweiges des Instituts für Elektronik voll Rechnung tragen und diesen technischen Austausch aktiv organisieren.

Drei. Mikroelektronikverpackungen und elektronische Produkte sind untrennbar miteinander verbunden. Es ist die Kerntechnologie geworden, die die Entwicklung elektronischer Produkte und sogar Systeme einschränkt. Es ist eine der fortschrittlichsten Fertigungstechnologien in der Elektronikindustrie. Wer es beherrscht, beherrscht die Zukunft elektronischer Produkte und Systeme.

Vier, Verpackungen für Mikroelektronik müssen mit der Zeit vorankommen, um sich zu entwickeln. Die Geschichte der internationalen mikroelektronischen Verpackung beweist dies. Wie schreiten die mikroelektronischen Verpackungen meines Landes mit der Zeit voran? Die dringendste Aufgabe ist es, die Entwicklungsstrategie der mikroelektronischen Verpackungen meines Landes zu studieren und einen Entwicklungsplan zu formulieren.. Die zweite besteht darin, das wissenschaftliche Forschungs- und Produktionssystem der mikroelektronischen Verpackungen meines Landes zu optimieren.. Die dritte besteht darin, sich aktiv für originelle Technologien einzusetzen und diese energisch weiterzuentwickeln, die zu den unabhängigen geistigen Eigentumsrechten meines Landes gehören..