Leiterplattentechnisch - Leiterplattenhersteller erklären Ihnen die Durchkontaktierungen von Leiterplatten

Vias sind eine der wichtigsten Komponenten von mehrlagigen Leiterplatten.Die Kosten für das Bohren machen in der Regel 30 bis 40 % der Herstellungskosten einer Leiterplatte aus. Einfach ausgedrückt, kann jedes Loch auf der Leiterplatte als Durchkontaktierung bezeichnet werden. Von der Funktion her lassen sich Vias in zwei Kategorien einteilen: Die eine wird für elektrische Verbindungen zwischen den Schichten verwendet, die andere für die Befestigung oder Positionierung von Bauteilen. In Bezug auf das Verfahren werden diese Durchkontaktierungen im Allgemeinen in drei Kategorien unterteilt, nämlich Blind Vias, Buried Vias und Through Vias. Blind Vias befinden sich auf der Ober- und Unterseite der Leiterplatte und haben eine bestimmte Tiefe. Sie dienen der Verbindung zwischen der Oberflächenleitung und der darunter liegenden inneren Leitung. Die Tiefe des Lochs überschreitet in der Regel ein bestimmtes Verhältnis (Apertur) nicht. Unter einer vergrabenen Bohrung versteht man eine Verbindungsbohrung, die sich in der inneren Schicht der Leiterplatte befindet und nicht bis zur Oberfläche der Leiterplatten reicht.

Die beiden oben genannten Arten von Löchern befinden sich beide in der inneren Schicht der Leiterplatten,und das Verfahren zur Herstellung von Durchgangslöchern wird vor der Laminierung angewendet, wobei sich mehrere innere Schichten während der Herstellung des Durchgangslochs überlappen können.Der dritte Typ wird als Durchgangsloch bezeichnet, das die gesamte Leiterplatte durchdringt und für interne Verbindungen oder als Positionierungsloch für die Montage von Komponenten verwendet werden kann.Da das Durchgangsloch im Prozess einfacher zu implementieren ist und die Kosten niedriger sind,wird es bei den meisten Leiterplatten anstelle der beiden anderen Arten von Durchgangslöchern verwendet.Die folgenden Durchgangslöcher werden, sofern nicht anders angegeben, als Durchgangslöcher betrachtet.

Aus konstruktiver Sicht besteht ein Via hauptsächlich aus zwei Teilen, nämlich dem Bohrloch in der Mitte und dem Pad-Bereich um das Bohrloch herum.Die Größe dieser beiden Teile bestimmt die Größe des Vias.Beim Design von Hochgeschwindigkeits-Leiterplatten mit hoher Packungsdichte hoffen die Designer natürlich,dass je kleiner das Via-Loch ist, desto besser,damit mehr Platz für die Verdrahtung auf der Leiterplatten bleibt. Darüber hinaus ist die parasitäre Kapazität umso geringer, je kleiner das Durchgangsloch ist. Je kleiner sie ist,desto besser ist sie für Hochgeschwindigkeitsschaltungen geeignet.

Die Verkleinerung der Löcher führt jedoch auch zu einem Anstieg der Kosten,und die Größe der Durchkontaktierungen kann nicht unbegrenzt verringert werden.Die Größe von Durchgangslöchern kann nicht verringert werden. Sie wird durch Prozesstechnologien wie Bohren und Beschichten begrenzt: Je kleiner das Loch ist,desto mehr muss gebohrt werden. Je schwieriger der Lochbearbeitungsprozess ist, desto länger dauert er und desto leichter kann von der Mittelposition abgewichen werden;und wenn die Tiefe des Lochs das Sechsfache des Durchmessers des gebohrten Lochs übersteigt, kann nicht sichergestellt werden,dass die Lochwand gleichmäßig mit Kupfer beschichtet werden kann. Zum Beispiel beträgt die Dicke (Tiefe des Durchgangslochs) einer normalen 6-Lagen-Leiterplatte etwa 50 Millimeter,so dass der minimale Bohrlochdurchmesser,den die allgemeinen Leiterplattenhersteller anbieten können, nur 8 Millimeter erreichen kann.

Parasitäre Kapazität der Durchkontaktierung

Das Loch selbst hat eine parasitäre Kapazität gegenüber der Masse. Wenn bekannt ist, dass der Durchmesser des Isolationslochs auf der Masseschicht des Vias D2 ist, der Durchmesser des Via-Pads D1 ist, die Dicke der Leiterplatten T ist und die Dielektrizitätskonstante des Leiterplattensubstrats ε ist, ist die parasitäre Kapazität des Vias ähnlich wie folgt:

C=1.41εTD1/(D2-D1)

Die Hauptauswirkung der parasitären Kapazität der Durchkontaktierungen auf die Schaltung besteht darin, die Anstiegszeit des Signals zu verlängern und die Geschwindigkeit der Schaltung zu verringern. Wenn zum Beispiel bei einer Leiterplatte mit einer Dicke von 50Mil ein Via mit einem Innendurchmesser von 10Mil und einem Pad Durchmesser von 20Mil verwendet wird und der Abstand zwischen dem Pad und dem geerdeten Kupferbereich 32Mil beträgt, dann können wir das Via mit der obigen Formel annähernd berechnen Die parasitäre Kapazität ist ungefähr C=1.41x4.4x0.050x0.020/(0.032-0.020)=0.517pF,die durch diesen Teil der Kapazität verursachte Anstiegszeitänderung ist: T10-90=2.2C(Z0/2)=2.2 x0.517x(55/2)=31.28ps. Aus diesen Werten ist ersichtlich, dass die Auswirkungen der durch die parasitäre Kapazität eines einzelnen Vias verursachten Anstiegsverzögerung zwar nicht offensichtlich sind,dass der Entwickler aber dennoch sorgfältig abwägen sollte, wenn das Via mehrfach in der Leiterbahn verwendet wird, um zwischen den Schichten zu wechseln.

Parasitäre Induktivität von Durchkontaktierungen

Neben der parasitären Kapazität der Durchkontaktierungen gibt es auch parasitäre Induktivitäten.Bei der Entwicklung von Hochgeschwindigkeits-Digitalschaltungen verursacht die parasitäre Induktivität der Durchkontaktierungen oft mehr Schaden als die parasitäre Kapazität. Die parasitäre Serieninduktivität schwächt den Beitrag des Bypass-Kondensators und schwächt die Filterwirkung des gesamten Stromversorgungssystems. Wir können die parasitäre Induktivität eines Vias einfach mit der folgenden Formel berechnen:

L=5.08h[ln(4h/d)+1]

wobei L für die Induktivität des Vias, h für die Länge des Vias und d für den Durchmesser des Mittellochs steht. Aus der Formel ist ersichtlich, dass der Durchmesser des Vias einen geringen Einfluss auf die Induktivität hat und die Länge des Vias den größten Einfluss auf die Induktivität hat. Unter Beibehaltung des obigen Beispiels kann die Induktivität des Vias wie folgt berechnet werden: L=5.08x0.050[ln(4x0.050/0.010)+1]=1.015nH. Wenn die Anstiegszeit des Signals 1ns beträgt, ist die äquivalente Impedanz: XL=πL/T10-90=3,19Ω. Eine solche Impedanz kann nicht mehr ignoriert werden, wenn hochfrequente Ströme fließen. Besondere Aufmerksamkeit sollte der Tatsache gewidmet werden, dass der Bypass-Kondensator bei der Verbindung von Leistungsebene und Massefläche durch zwei Durchkontaktierungen geführt werden muss, so dass die parasitäre Induktivität der Durchkontaktierungen exponentiell ansteigt.

Vias in Hochgeschwindigkeits Leiterplatten

Die obige Analyse der parasitären Eigenschaften von Durchkontaktierungen zeigt, dass scheinbar einfache Durchkontaktierungen beim Hochgeschwindigkeits-Leiterplattendesign oft große negative Auswirkungen auf das Leiterplattendesign haben. Um die durch die parasitären Effekte der Durchkontaktierungen verursachten negativen Auswirkungen zu verringern, kann beim Design Folgendes getan werden:

Wählen Sie unter Berücksichtigung von Kosten und Signalqualität eine angemessene Größe der Durchkontaktierung.Zum Beispiel ist es für das 6-10-Lagen-Leiterplattendesign besser,10/20Mil (gebohrte/Pads) Durchkontaktierungen zu verwenden.Für einige kleine Leiterplatten mit hoher Dichte können Sie auch versuchen,ein 8/18-Mil.-Loch zu verwenden.Unter den derzeitigen technischen Bedingungen ist es schwierig,kleinere Durchkontaktierungen zu verwenden;für Stromversorgungs oder Erdungsdurchkontaktierungen können Sie eine größere Größe in Betracht ziehen,um die Impedanz zu verringern.