p>Mit der Zunahme der Ausgangsschaltgeschwindigkeit integrierter Schaltkreise und der Zunahme der Dichte von
Leiterplatte, Signalintegrität ist zu einem der Themen geworden, die in Hochgeschwindigkeits-Digital betroffen sein müssen PCB Design. Die Parameter der Komponenten und Leiterplattes, und das Layout der Komponenten auf der Leiterplatte , Die Verdrahtung von Hochgeschwindigkeitssignalleitungen und andere Faktoren verursacht Signalintegritätsprobleme.
Für PCB-Layout, Signalintegrität erfordert die Bereitstellung eines Leiterplattenlayouts, das das Signal Timing oder die Spannung nicht beeinflusst, während für die Schaltung, Signalintegrität erfordert die Bereitstellung von Terminierungskomponenten, Platzierungsstrategien, und Routeninformationen. Hohe Signalgeschwindigkeit auf dem PCB, falsche Platzierung der Abschlusskomponenten, oder falsche Verdrahtung von Hochgeschwindigkeitssignalen kann zu Signalintegritätsproblemen führen, die dazu führen können, dass das System falsche Daten ausgibt, die Schaltung abnormal zu arbeiten oder gar nicht zu funktionieren. Die vollständige Berücksichtigung der Faktoren der Signalintegrität im Entwurfsprozess und die Ergreifung effektiver Steuerungsmaßnahmen sind ein heißes Thema in der PCB Design Industrie heute.
1. Signal integrity issues
Good signal integrity means that the signal responds with the correct timing and voltage level values when needed. Umgekehrt, Ein Signalintegritätsproblem tritt auf, wenn das Signal nicht richtig reagiert. Signalintegritätsprobleme können Signalverzerrungen verursachen oder direkt zu ihnen führen, Zeitfehler, falsche Daten, Adress- und Steuerleitungen, und Systemstörungen, und sogar Systemabstürze. Durch eine Kombination von Faktoren verursacht. Die Schaltgeschwindigkeit des IC, falsche Platzierung der Abschlusskomponenten, oder falsches Routing von Hochgeschwindigkeitssignalen kann zu Problemen mit der Signalintegrität führen. Zu den wichtigsten Problemen mit der Signalintegrität gehören: Verzögerungen, Reflexionen, synchrones Schaltrauschen, Schwingungen, Ground Bounce, Übersprechen, etc.
2. Definition of Signal Integrity
Signal integrity refers to the ability of the signal to respond with the correct timing and voltage in the circuit. Es ist ein Zustand, in dem das Signal nicht beschädigt wird. Es zeigt die Qualität des Signals auf der Signalleitung an.
2.1 Delay
Delay means that the signal is transmitted at a limited speed on the wires of the Leiterplatte. Das Signal wird vom Sender zum Empfänger gesendet, und es gibt eine Übertragungsverzögerung dazwischen. Die Verzögerung des Signals beeinflusst das Timing des Systems, und die Ausbreitungsverzögerung hängt hauptsächlich von der Länge des Drahtes und der dielektrischen Konstante des Mediums um den Draht ab. In einem digitalen Hochgeschwindigkeitssystem, Die Länge der Signalübertragungsleitung ist ein direkter Faktor, der die Phasendifferenz der Taktimpulse beeinflusst. Die Phasendifferenz der Taktimpulse bezieht sich auf zwei Taktsignale, die gleichzeitig erzeugt werden, und die Zeit, wenn sie am Empfangsende ankommen, ist nicht synchronisiert. Die Taktimpulsphasendifferenz reduziert die Vorhersagbarkeit des Eintreffens der Signalkante. Wenn die Taktimpulsphasendifferenz zu groß ist, Ein fehlerhaftes Signal wird am Empfangsende erzeugt. Wie in Abbildung 1 gezeigt, Die Übertragungsleitungsverzögerung ist ein wichtiger Teil des Taktimpulszyklus geworden.
2.2 Reflection
The reflection is the echo on the sub-transmission line. When the signal delay time (Delay) is much greater than the signal transition time (Transition Time), die Signalleitung muss als Übertragungsleitung verwendet werden. Wenn die charakteristische Impedanz der Übertragungsleitung nicht mit der Lastimpedanz übereinstimmt, part of the signal power (voltage or current) is transmitted to the line and reaches the load, aber ein Teil davon spiegelt sich. Wenn die Lastimpedanz kleiner als die ursprüngliche Impedanz ist, die Reflexion negativ ist; sonst, die Reflexion ist positiv. Abweichungen in der Spurgeometrie, falscher Kabelabschluss, Übertragung über Steckverbinder, Unterbrechungen der Leistungsebene können alle solche Reflexionen verursachen.
2.3 SSN
When many digital signals on the PCB are switched synchronously (such as the data bus of the CPU, der Adressbus, etc.), aufgrund der Impedanz an der Stromleitung und der Erdungsleitung, synchrones Schaltrauschen wird erzeugt, und die Bodenebene wird auf der Bodenlinie prallen. Noise (Ground Bounce). Die Stärke des SSN und des Ground Bounce hängt auch vom I ab/O Eigenschaften der integrierten Schaltung, die Impedanz der Spannungsversorgungsschicht und der Ebenenschicht des PCB, und das Layout und Routing der Hochgeschwindigkeitsgeräte auf dem PCB.
2.4 Crosstalk
Crosstalk is the coupling between two signal lines, und die gegenseitige Induktivität und gegenseitige Kapazität zwischen den Signalleitungen verursachen Rauschen auf der Leitung. Kapazitive Kopplung induziert Kopplungsstrom, während induktive Kupplung Kupplungsspannung induziert. Übersprecherauschen entsteht durch elektromagnetische Kopplung zwischen Signalleitungen, zwischen Signalsystemen und Stromverteilungssystemen, und zwischen Vias. Übersprechen kann falsche Uhren verursachen, intermittierende Datenfehler, etc., Beeinflussung der Übertragungsqualität benachbarter Signale. In der Tat, wir müssen die Querwicklung nicht vollständig beseitigen, solange es innerhalb des Bereichs gesteuert wird, den das System ertragen kann. Die Parameter der PCB-Schicht, der Abstand zwischen den Signalleitungen, die elektrischen Eigenschaften des Antriebsenden und des Empfangsenden, und die Ausgangsbeendigungsmethode haben alle einen gewissen Einfluss auf das Übersprechen.
2.5 Overshoot and Undershoot
Overshoot is a peak or valley value exceeding the set voltage, für ansteigende Kanten, es bezieht sich auf Spannung, und für fallende Kanten, es bezieht sich auf Spannung. Undershot ist, wenn das nächste Tal oder Peak die eingestellte Spannung überschreitet. Übermäßiger Überschuss kann dazu führen, dass die Schutzdiode funktioniert, vorzeitiges Versagen. Excessive undershoot can cause spurious clock or data errors (misoperations).
2.6 Ringing and Rounding
Oscillation is the repeated overshoot and undershoot. Die Schwingung des Signals ist die Schwingung, die durch die Induktivität und Kapazität des Übergangs auf der Leitung verursacht wird, der zum unterdämpften Zustand gehört, während die umgebende Schwingung zum überdämpften Zustand gehört. Oszillation und Surround-Schwingungen, wie Reflexionen, werden durch viele Faktoren verursacht, und Schwingungen können durch ordnungsgemäße Beendigung reduziert werden, kann aber nicht vollständig eliminiert werden.
2.7 Ground bounce noise and return noise
When there is a large current surge in the circuit, es wird Ground Plane Bounce Geräusche verursachen. Zum Beispiel, wenn die Ausgänge einer großen Anzahl von Chips gleichzeitig eingeschaltet werden, Ein großer transienter Strom fließt durch die Leistungsebene des Chips und der Platine, Die Induktivität und der Widerstand der Flugzeuge verursachen Stromversorgungsgeräusche, which creates voltage fluctuations and changes in the true ground plane (OV), die das Verhalten anderer Komponenten beeinflussen können. Die Erhöhung der Lastkapazität, die Abnahme des Lastwiderstandes, die Erhöhung der Erdinduktivität, und die Zunahme der Anzahl der Schaltgeräte wird alle zur Zunahme des Bodenpralls führen. Due to the division of the ground plane (including power supply and ground), zum Beispiel, Die Grundebene wird in digitale Erde unterteilt, analoge Masse, Schildboden, etc., wenn das digitale Signal in den analogen Massebereich geht, das Rücklaufgeräusch der Bodenebene wird erzeugt. Ebenso, Leistungsebenen können auch in 2 geteilt werden.5 V, 3.3 V, 5 V, etc. Daher, in der Mehrspannung PCB Design, Das Schlaggeräusch und das Rücklaufgeräusch auf die Bodenebene benötigen besondere Aufmerksamkeit.
3. Signal integrity solutions
The signal integrity problem is not caused by a single factor, aber durch eine Kombination von Faktoren im Board-Level-Design verursacht. Zu den wichtigsten Signalintegritätsproblemen gehören Reflexion, Klingeln, ground bounce, Übersprechen, etc. Im Folgenden werden hauptsächlich Übersprechen und Reflexion vorgestellt.
3.1 Crosstalk Analysis
Crosstalk refers to the undesired voltage noise interference on adjacent transmission lines due to electromagnetic coupling when a signal propagates on a transmission line. Übermäßiges Übersprechen kann zu einer falschen Auslösung der Schaltung führen, was dazu führt, dass das System nicht ordnungsgemäß funktioniert. Da die Größe des Übersprechens umgekehrt proportional zum Zeilenabstand ist, es ist proportional zur Parallellänge der Linie. Übersprechen variiert je nach Schaltungslast. Für die gleiche Topologie und Verdrahtung, je größer die Last, je größer das Übersprechen. Übersprechen ist proportional zur Signalfrequenz. In digitalen Schaltungen, die Randänderung des Signals wirkt sich auf das Übersprechen aus. Je schneller die Kante wechselt, je größer das Übersprechen.
Entsprechend den oben genannten Eigenschaften des Übersprechens, it can be summarized into the following methods to reduce crosstalk:
1) Reduce the transition rate of the signal edge if possible. Bei der Auswahl der Geräte, Versuchen Sie, langsame Geräte zu wählen, während die Design-Spezifikationen eingehalten werden, und vermeiden Sie das Mischen verschiedener Arten von Signalen, weil schnell wechselnde Signale potentielle Übersprechergefahr zu langsam wechselnden Signalen haben.
2) The crosstalk generated by capacitive coupling and inductive coupling increases with the increase of the load impedance of the interfered line, So kann die Verringerung der Last den Einfluss von Kupplungsstörungen verringern.
3) When the wiring conditions permit, Versuchen Sie, die Parallellänge zwischen benachbarten Übertragungsleitungen zu verringern oder den Abstand zwischen den kapazitiven Kupplungsdrähten zu erhöhen, die auftreten können, such as using the 3W principle (the distance between traces must be a single trace width) 3 times or the distance between two traces must be greater than 2 times the width of a single trace). Ein effektiverer Ansatz besteht darin, die Leiter mit einem Erdungskabel zu isolieren.
4) Inserting a ground wire between adjacent signal wires can also effectively reduce capacitive crosstalk. Dieser Erdungskabel muss alle 1-mal mit der Erdungsschicht verbunden werden/4-Wellenlänge.
5) It is difficult to suppress inductive coupling. Es ist notwendig, die Anzahl der Schleifen so weit wie möglich zu reduzieren, Verringerung des Schleifenbereichs, und vermeiden Sie, den gleichen Drahtabschnitt für Signalschleifen zu teilen.
6) The signal layer traces of two adjacent layers should be vertical, Parallelspuren sollten so weit wie möglich vermieden werden, um Übersprechen zwischen Schichten zu reduzieren.
7) The surface layer has only one reference layer, und die Kopplung der Oberflächenschichtverdrahtung ist stärker als die der mittleren Schicht. Daher, Die Signale, die empfindlicher auf Übersprechen reagieren, sollten so weit wie möglich in der inneren Schicht platziert werden.
8) Through termination, Die weit und nahe Enden der Übertragungsleitung und die Endimpedanz sind mit der Übertragungsleitung abgestimmt, das Übersprechen und Reflexionsstörungen stark reduzieren kann.
3.2 Reflection Analysis
When the signal propagates on the transmission line, solange die Impedanzänderung auftritt, Reflexion wird auftreten. Die Hauptmethode zur Lösung des Reflexionsproblems besteht darin, die Endimpedanzanpassung durchzuführen.
1) Typical Transmission Line Termination Strategy
In high-speed digital systems, Die Impedanzanpassung auf der Übertragungsleitung verursacht Signalreflexion. Das Verfahren zur Verringerung und Beseitigung der Reflexion besteht darin, die Endimpedanzanpassung am sendenden Ende oder am empfangenden Ende entsprechend der charakteristischen Impedanz der Übertragungsleitung durchzuführen, so dass der Quellreflexionskoeffizient oder der Lastreflexionskoeffizient O ist. The length of the transmission line meets the following conditions and should use termination technology: L>tr/2tpd. In der Formel, L ist die Länge der Übertragungsleitung; tr ist die Anstiegszeit des Quellsignals; tpd ist die Lastübertragungsverzögerung pro Einheitslänge der Übertragungsleitung. Für die Beendigung von Übertragungsleitungen werden in der Regel zwei Strategien angenommen: Anpassung der Lastimpedanz mit der Impedanz der Übertragungsleitung, das ist, parallele Beendigung; und Abgleich der Quellimpedanz mit der Impedanz der Übertragungsleitung, das ist, serielle Beendigung.
2) Pparallele Beendigung
PDer parallele Abschluss besteht hauptsächlich darin, die Pull-up- oder Pull-down-Impedanz so nah wie möglich am Lastende anzuschließen, um eine Impedanzanpassung der Klemme zu erreichen.
3) Serial termination
Serial termination is achieved by inserting a resistor into the transmission line in series as close to the source as possible. Die serielle Beendigung soll der Impedanz der Signalquelle entsprechen. Der Widerstand des eingefügten seriellen Widerstands plus die Ausgangsimpedanz der Antriebsquelle sollte größer oder gleich der Übertragungsleitungsimpedanz sein. This strategy suppresses the signal reflected back from the load by making the reflection coefficient at the source end (the load end inputs high impedance and does not absorb energy) and then reflects back from the source end to the load end.
3.2.2 Beendigungstechnologie von verschiedenen Process Devices
The technical solutions of impedance matching and termination vary with the interconnection length and the series of logic devices in the circuit. Nur die richtige und geeignete Abschlussmethode für bestimmte Situationen kann Signalreflexionen effektiv reduzieren. Im Allgemeinen, für eine CMOS-Prozesslaufwerksquelle, Sein Ausgangsimpedanzwert ist relativ stabil und nahe dem Impedanzwert der Übertragungsleitung, So wird die Verwendung der seriellen Terminierungstechnologie für CMOS-Geräte bessere Ergebnisse erzielen; Die Ausgangsimpedanz ist unterschiedlich, wenn eine Logik mit hohem und niedrigem Pegel ausgegeben wird.. Zur Zeit, Die Nutzung des parallelen Thevenin-Terminierungssystems ist eine bessere Strategie; ECL-Geräte haben im Allgemeinen eine sehr niedrige Ausgangsimpedanz, So ist es der ECL-Schaltkreis, einen Pull-Down-Abschlusswiderstand am Empfangsende des ECL-Schaltkreises zu verwenden, um Energie zu absorbieren. Universelle Abschlusstechnik. Natürlich, die obige Methode ist nicht die gleiche. Unterschiede in spezifischen Schaltungen, Auswahl der Netztopologie, und die Anzahl der Lasten am Empfangsende sind alle Faktoren, die die Terminierungsstrategie beeinflussen können. Daher, bei der Implementierung des Schaltungsabschlussschemas in Hochgeschwindigkeitsstrecken, Es ist notwendig, die spezifische Situation zu berücksichtigen. Auswahl des geeigneten Kündigungssystems, um den besten Kündigungseffekt zu erzielen.
4. Signal integrity analysis and modeling
Reasonable circuit modeling and simulation is a common solution to signal integrity. In Hochgeschwindigkeitsstrukturen, Simulationsanalyse zeigt zunehmend ihre Überlegenheit. Es bietet Designern genaue und intuitive Designergebnisse, das für die Früherkennung von Problemen und rechtzeitige Revisionen bequem ist, Dadurch verkürzt sich die Konstruktionszeit und reduziert die Konstruktionskosten. Es gibt drei gängige Modelle: SPICE-Modell, IBIS-Modell, Verilog-A-Modell. SPICE ist ein leistungsstarker universeller analoger Schaltungssimulator. Es besteht aus zwei Teilen: Modellgleichung und Modell PArameter. Da die Modellgleichungen zur Verfügung gestellt werden, die SPICE-Modell kann eng mit dem Algorithmus des Simulators verbunden werden, und bessere Analyseeffizienz und Analyseergebnisse erzielt werden können; Das IBIS-Modell wird speziell für die digitale Signalintegrität am Leiterplatte Ebene und Systemebene. Analytisches Modell. Es verwendet die Form von I/V und V/T-Tabellen zur Beschreibung der Eigenschaften der digitalen integrierten Schaltung I/O-Einheiten und Stifte. Die Analyse des IBIS-Modells hängt hauptsächlich von der Anzahl der Datenpunkte und dem Datengrad in der/V und V/T Tabellen. Im Vergleich zum SPICE-Modell, das IBIS-Modell ist rechnerisch klein. Um sicherzustellen, dass die
PCB-Board hat eine gute Signalintegrität, Es ist notwendig, eine Vielzahl von Einflussfaktoren zu integrieren, rationelle Anordnung und Verkabelung, zur Verbesserung der Produktleistung.
