Leiterplatte Blog - Vias auf Leiterplatte

Vias sind einer der wichtigsten Komponenten von mehrschichtigen Leiterplatte, und die Kosten der Bohrungen machen normalerweise 30% bis 40% der Kosten für Leiterplatte Produktion. Einfach ausgedrückt, Jedes Loch auf einer Leiterplatte kann als Via bezeichnet werden.

1. Aus der Perspektive der Funktion können Vias in zwei Kategorien unterteilt werden:

1) Es wird als elektrische Verbindung zwischen Schichten verwendet;

2) Es wird zum Fixieren oder Positionieren des Geräts verwendet.

Im Hinblick auf den Prozess werden diese Durchkontaktierungen im Allgemeinen in drei Kategorien unterteilt, nämlich blinde Durchkontaktierungen, begrabene Durchkontaktierungen und Durchkontaktierungen.

Blindlöcher befinden sich auf der oberen und unteren Oberfläche der Leiterplatte, mit einer bestimmten Tiefe, für die Verbindung der Oberflächenschaltung und der darunterliegenden inneren Schaltung, und die Tiefe des Lochs überschreitet normalerweise nicht ein bestimmtes Verhältnis (Durchmesser).

Begrabene Durchkontaktierungen beziehen sich auf Verbindungslöcher in der inneren Schicht der Leiterplatte, die sich nicht bis zur Oberfläche der Leiterplatte erstrecken. Die oben genannten beiden Arten von Löchern befinden sich in der inneren Schicht der Leiterplatte und werden durch den Durchgangslochformungsprozess vor der Laminierung abgeschlossen. Bei der Bildung des Durchgangslochs können sich mehrere innere Schichten überlappen.

Der dritte Typ wird Durchgangsloch genannt, das die gesamte Leiterplatte durchdringt und für die interne Verschaltung oder als Montageplatzloch für Komponenten verwendet werden kann. Da das Durchgangsloch im Prozess einfacher zu realisieren ist und die Kosten niedriger sind, verwenden die meisten Leiterplatten es anstelle der anderen beiden Arten von Durchgangslöchern. Die unten genannten Durchgangslöcher gelten als Durchgangslöcher, sofern nicht anders angegeben. Aus Designsicht besteht ein Durchgang hauptsächlich aus zwei Teilen, eines ist das Bohrloch in der Mitte und das andere ist der Pad-Bereich um das Bohrloch, wie in der Abbildung unten gezeigt. Die Größe dieser beiden Teile bestimmt die Größe des Durchgangs. Offensichtlich hoffen Designer beim Design von High-Speed- und High-Density-Leiterplatten immer, dass je kleiner das Durchgangsloch, desto besser, so dass mehr Verdrahtungsraum auf der Platine gelassen werden kann. Je kleiner das Durchgangsloch, desto parasitärer ist die eigene Kapazität Je kleiner es ist, desto besser eignet es sich für Hochgeschwindigkeitsschaltungen. Die Verringerung der Lochgröße bringt jedoch auch einen Kostenanstieg mit sich, und die Größe des Durchgangslochs kann nicht unbegrenzt reduziert werden. Es ist durch Prozesstechnologien wie Bohren und Beschichten begrenzt: Je kleiner das Loch, desto mehr Bohrungen Je länger das Loch dauert, desto einfacher ist es, von der Mitte abzuweichen; und wenn die Tiefe des Lochs das 6-fache des Durchmessers des gebohrten Lochs überschreitet, ist es nicht garantiert, dass die Lochwand gleichmäßig mit Kupfer überzogen wird. Zum Beispiel beträgt die Dicke einer normalen 6-Schicht-Leiterplatte (Durchgangslochtiefe) etwa 50Mil, so dass der Durchmesser des vom Leiterplattenhersteller bereitgestellten Lochs nur 8Mil erreichen kann.

2. Parasitische Kapazität der Vias Die Vias selbst haben parasitäre Kapazitäten zum Boden. Wenn bekannt ist, dass der Durchmesser der Isolationslöcher der Durchkontaktierungen auf der Bodenschicht D2 ist, der Durchmesser der Durchkontaktierungen D1 ist und die Dicke der Leiterplatte T ist, ist die Dielektrizitätskonstante des Leiterplattensubstrats ε, Dann ist die parasitäre Kapazität des Durchgangs ähnlich wie: C=1.41εTD1/(D2-D1) Der Haupteinfluss der parasitären Kapazität des Durchgangs auf den Stromkreis besteht darin, die Anstiegszeit des Signals zu verlängern und die Geschwindigkeit des Stromkreises zu verringern.

Zum Beispiel für eine Leiterplatte mit einer Dicke von 50Mil, wenn ein Durchgangsloch mit einem Innendurchmesser von 10Mil und einem Pad-Durchmesser von 20Mil verwendet wird und der Abstand zwischen dem Pad und dem Boden-Kupferbereich 32Mil ist, können wir das Durchgangsloch durch die obige Formel annähern. Die parasitäre Kapazität ist grob:

C=1.41x4.4x0.050x0.020/(0.032-0.020)=0.517pF,

Die Anstiegszeit, die durch diesen Teil der Kapazität verursacht wird, ist:

T10-90=2.2C(Z0/2)=2.2x0.517x(55/2)=31.28ps.

Aus diesen Werten lässt sich ablesen, dass der Effekt des Anstiegs und der Verzögerung, die durch die parasitäre Kapazität eines einzelnen Durchgangs verursacht wird, zwar nicht sehr offensichtlich ist, wenn das Durchgang mehrfach in der Leiterbahn zum Umschalten zwischen Schichten verwendet wird, der Designer dennoch sorgfältig überlegen sollte.

3. Parasitische Induktivität von Durchgängen Ähnlich gibt es parasitäre Induktivitäten zusammen mit parasitären Kapazitäten von Durchgängen. Bei der Konstruktion von Hochgeschwindigkeits-Digitalschaltungen ist der Schaden, der durch parasitäre Induktivitäten von Durchkontaktierungen verursacht wird, oft größer als der Einfluss parasitärer Kapazitäten. Seine parasitäre Reiheninduktivität schwächt den Beitrag des Bypass-Kondensators und reduziert die Filterwirkung des gesamten Stromsystems. Wir können die ungefähre parasitäre Induktivität eines Via einfach mit der folgenden Formel berechnen: L=5,08h[ln(4h/d)+1]

wobei L die Induktivität des Durchgangs ist, h die Länge des Durchgangs und d der Durchmesser des mittig gebohrten Lochs. Aus der Formel ist ersichtlich, dass der Durchmesser des Durchgangslochs wenig Einfluss auf die Induktivität hat, während die Länge des Durchgangslochs die Induktivität beeinflusst. Anhand des obigen Beispiels kann die Induktivität des Durchgangs berechnet werden wie: L=5.08x0.050[ln(4x0.050/0.010)+1]=1.015nH. Wenn die Anstiegszeit des Signals 1ns ist, dann ist seine äquivalente Impedanz XL=πL/T10-90=3.19Ω. Diese Impedanz kann nicht mehr ignoriert werden, wenn Hochfrequenzstrom durchläuft. Es sollte beachtet werden, dass der Bypass-Kondensator beim Verbinden der Stromversorgungsschicht und der Masseschicht zwei Durchgänge durchlaufen muss, damit die parasitäre Induktivität der Durchgänge multipliziert wird.

4. Durch Design in Hochgeschwindigkeits-Leiterplatte Durch die obige Analyse der parasitären Eigenschaften von Durchkontaktierungen können wir sehen, dass beim Design von Hochgeschwindigkeits-Leiterplatten scheinbar einfache Durchkontaktierungen oft viel zum SchaltungsDesign bringen. negative Auswirkungen. Um die negativen Auswirkungen, die durch die parasitären Effekte von Vias verursacht werden, zu reduzieren, können Sie versuchen, so viel wie möglich im Design zu tun:

1) Unter Berücksichtigung der Kosten und der Signalqualität wählen Sie eine über die Größe einer angemessenen Größe. Zum Beispiel ist es für 6-10-Schicht-Speichermodul-Leiterplattendesign besser, 10/20Mil (Bohren/Pad) Durchgänge zu verwenden. Für einige kleine Boards mit hoher Dichte kannst du auch 8/18Mil verwenden. Vias. Unter aktuellen technischen Bedingungen ist es schwierig, kleinere Durchkontaktierungen zu verwenden. Bei Strom- oder Masseverbindungen sollten Sie größere Größen verwenden, um die Impedanz zu reduzieren.

2) Aus den beiden oben beschriebenen Formeln kann geschlossen werden, dass die Verwendung einer dünneren Leiterplatte vorteilhaft ist, um die beiden parasitären Parameter des Durchgangs zu reduzieren.

3) Versuchen Sie, die Schichten der Signalspuren auf der Leiterplatte nicht zu ändern, das heißt, versuchen Sie, keine unnötigen Durchkontaktierungen zu verwenden.

4) Die Stifte des Netzteils und der Masse sollten so nah wie möglich gebohrt werden. Je kürzer die Leitung zwischen der Via und dem Pin, desto besser, da sie die Induktivität erhöhen. Gleichzeitig sollten die Leitungen von Leistung und Masse so dick wie möglich sein, um die Impedanz zu reduzieren.

5) Place some grounded Durchkontaktierungen near the vias where the signal changes layers to provide a short return path for the signal. Es ist sogar möglich, einige redundante Masseverbindungen in großer Anzahl auf der Leiterplatte zu platzieren. Natürlich, Flexibilität ist auch bei der Konstruktion gefragt. Das vorhin diskutierte Via-Modell, wenn jede Schicht Pads hat, und manchmal, Wir können die Pads einiger Schichten reduzieren oder sogar entfernen. Besonders bei sehr hoher Durchgangsdichte, Es kann zur Bildung eines Leistungsschalters auf der Kupferschicht führen. Um dieses Problem zu lösen, zusätzlich zur Verschiebung der Position des Via, Wir können auch erwägen, das Via auf der Kupferschicht zu platzieren. Die Padgröße wird reduziert auf Leiterplatte.