Leiterplatte Blog - Methoden zum Entwerfen von Signalproblemen auf Hochgeschwindigkeits-Leiterplatte

In high-speed Leiterplatte Design, Der Einfluss von Signalintegritätsproblemen auf die Zuverlässigkeit des SchaltungsDesigns wird immer offensichtlicher. Um die Probleme der Signalintegrität zu lösen, Konstrukteure stecken mehr Zeit und Energie in die Begrenzungsstufe des Leiterplattendesigns. Durch den Einsatz von designorientierten Signalanalysetools frühzeitig im Designprozess, Durchführung mehrerer Simulationen, und sorgfältige Planung der Boardtopologie, Umfassende Designbeschränkungen für elektrische und physikalische Eigenschaften können entwickelt werden, um EMI und undere verwandte Probleme zu vermeiden. Das aktuelle typische Designumfeld orientiert sich meist an der späteren Designphase, mit Leiterplattenzeichnung als Hauptbetrachtung. Anbieter von Designwerkzeugen setzen sich nun mit diesen neuen Designherausforderungen auseinander. Aber Konstrukteure brauchen einen neuen Ansatz, um die immer prominenter werdenden Hochgeschwindigkeitsdesignprobleme im Design zu lösen, Mit dem Konstrukteure Probleme frühzeitig im Designprozess lösen können.

Tighter tool integration
To identify and resolve these high-speed signal problems without relying on expensive and time-consuming board testing steps, Es ist wichtig, vor dem Board Design umfangreiche Signalanalysen durchzuführen. Wenn Konstrukteure diese Probleme erkennen, Sie können den Erfolg des Schaltungsdesigns sicherstellen, indem sie die Routing- und Schaltungsschichtverteilung ändern, Definition der Routing-Topologie der Taktlinien, und Auswahl von Bauteilen mit bestimmten Drehzahlen. Allerdings, Bisherige Werkzeuge zur Analyse der Signalintegrität waren sehr begrenzt, entweder nicht einfach zu bedienen, oder nicht die Fähigkeit haben, das gesamte Design zu analysieren. Daher, Konstrukteure können sich nur auf Erfahrung verlassen, um die wichtigsten Schaltnetzwerke zu bestimmen, die Aufmerksamkeit erfordern, oder verlassen Sie sich auf umfassende Tools zur Analyse der Signalintegrität. Designwerkzeuge begannen neue Wege zu beschreiten, Entwicklung effektiver Analysewerkzeuge für schnelle Konstruktionsprobleme. Nehmen Sie die Signalintegritätsanalysetools von Innoveda als Beispiel. Das HyperLynx-Toolset des Unternehmens ist einfach zu bedienen und bietet leistungsstarke Funktionen zur Signalintegritätsanalyse vor und nach dem Zeichnen von Leiterplatten. Eine seiner herausragenden Eigenschaften ist eine sehr benutzerfreundliche Oberfläche, Dies ermöglicht es Konstrukteuren, schnell die "möglichen Szenarien" zu analysieren und mit Problemen wie Terminaltopologien zu experimentieren, um schnell Lösungen zu finden, die Leistung und Zuverlässigkeit erfüllen. . Für Ingenieure, die sich mit hochkomplexen Boards und Systemen beschäftigen, Innovedas XTK Signal Integrity Verification Toolset und ePlanner Signal Integrity Planning Environment bieten fortschrittliche Algorithmen und einige bewährte Validierungen für ultraschnelle Signalintegritätsanalysen Features einschließlich Topologieanalyse, Hochgeschwindigkeits-Sweeps und verlustfreie Linien, Monte-Carlo-Methoden, und Algorithmen zur Analyse der Signalintegrität. Früher mussten Konstrukteure zwischen Hyperlynx und XTK wählen. Kürzlich, Innoveda hat die Verbindung zwischen diesen beiden wichtigsten Signalintegritätsanalysetools implementiert, das die beiden miteinander verbindet, und kann beide Werkzeuge in einem Design verwenden, die den Entwurfszyklus effektiv verkürzen kann. Typischerweise, HyperLynx begann als Werkzeug für die Hochgeschwindigkeits-PCB-Signalanalyse, Während XTK und ePlanner für komplexere Topologieanalysen und Constraint-Generierung verwendet wurden.

Enhanced wiring capabilities
After determining the routing rules, Der Konstrukteur bewegt sich zur physischen Umsetzung des Entwurfs. Häufig Leiterplatte Zeichenwerkzeuge bieten umfassende Funktionen zur Bauteilauswahl, die Fähigkeit, Brettschichten zu setzen, Weisen Sie Constraint-Regeln zu und verwalten Sie die Platzierung aller Komponenten auf der Platine. Ein gutes Werkzeug muss einfach zu bedienen sein, alle Designbeschränkungen automatisch verwalten, und fertigen das endgültige Brettdesign. Aber das reicht in einer High-Speed-Designumgebung nicht aus, and Leiterplatte Zeichenwerkzeuge müssen eine umfassendere Lösung bieten. Zur Zeit, Einige Designs sind in der Regel sehr komplex und die Entwicklungszeit ist kurz. Konstrukteure können die manuelle Zeichnungsmethode der Vergangenheit nicht mehr verwenden, sonst ist es zeitaufwändig und fehleranfällig. Um die Produktivität zu maximieren und eine große Anzahl von Signalanalyseproblemen zu lösen, Konstrukteure benötigen ein Werkzeug, mit dem sie sowohl im Batch-Modus als auch interaktiv Routing durchführen können. Die MachtLeiterplatte 5.0 freigegeben von Innoveda erfüllt diese Designanforderung. This shape-and-rule-based board design system includes the BlazeRouter HSD (High Speed Design), Eine High-Speed-Designoption, die ein automatisches Routing basierend auf Hochgeschwindigkeitsbeschränkungen ermöglicht, einschließlich /Länge, passende Länge, and differential pair (differential paIR). Solche Einschränkungen können überall im Regelsystem platziert werden, und der BlazeRouter HSD kann das Design automatisch nach diesen Regeln umsetzen. Auf diese Weise, Konstrukteure können kritische Schaltungstopologien einrichten und schützen, Sicherstellen, dass kritische Signale in der richtigen Reihenfolge angeschlossen werden.

Das Tool fügt auch einen interaktiven Routing-Editor für Konstrukteure hinzu, die mit manuellem Routing vertraut sind, und bietet umfangreiche spezielle Unterstützung für Netze, die durch Einschränkungen erzeugt werden. This new Fast Interactive Route Editor (FIRE) features multiple Design Rule Checking (DRC) modes and new route editing capabilities. Konstrukteure können automatisch "Z" Buchsen hinzufügen, Differenzpaare finden, Überwachung von Leiterbahnlängen oder Auslegung nach spezifischen Beschränkungsregeln. Auf diese Weise, Konstrukteure können dichte Routing-Designs einfacher implementieren und eine höhere Routing-Dichte auf weniger Leiterplattenschichten erreichen. Darüber hinaus, Das Tool bietet eine grafische Feedback-Funktion für Konstrukteure, um die Auswirkungen einer Routenwahl auf andere Netze auf der Platine anzuzeigen. In der Vergangenheit, Es war schwierig für Konstrukteure zu wissen, wie sich Änderungen an kritischen Netzen auf den Rest des Designs auswirken würden. Der BlazeRouter HSD stellt diese bisher schwer fassbaren Effekte grafisch dar, mit verschiedenen Farben und Helligkeiten, die unterschiedliche Effekte darstellen. Dies kann dem Konstrukteur helfen, die möglichen Auswirkungen jeder Routingwahl zu verstehen.

Build a complete design approach
These tools represent a major advance in addressing the high-speed issues that are prevalent in circuit board design today. Allerdings, Design-Tools müssen auch mehr Funktionalität hinzufügen, um den schnell steigenden Taktgeschwindigkeiten und Komplexität im Board-Design gerecht zu werden, Insbesondere weil ein umfassender Designansatz erforderlich ist, um die heutigen Multipoint-Design-Tools zu ersetzen. Wie sieht der Designprozess für die neue Methode aus?? Um die hohe Geschwindigkeit im kritischen Pfad anzugehen, Neue Funktionen müssen in der Designdefinitionsphase früh im Prozess hinzugefügt werden. Um dieses Ziel zu erreichen, Die neue Methode muss über starke Simulations- und Analysefähigkeiten verfügen. Zur gleichen Zeit, Es ist wichtig, Schlüsseldaten über das Board Design verstehen zu können, insbesondere Informationen über Bauteilverfügbarkeit und -kosten. Idealerweise, Konstrukteure können die Zusammenarbeit innerhalb des gesamten Unternehmens über die Design-Plattform erreichen, Konstrukteure und Konstrukteure können nicht nur Designideen zwischen Konstrukteuren austauschen, aber auch mit anderen Abteilungen wie Beschaffung und Produktion über das Netzwerk kommunizieren. Zur gleichen Zeit, Das Design von Hochgeschwindigkeits-Leiterplatten basiert stark auf einem Zwangs-generierenden Verfahren. Derzeit, Konstruktionsingenieure geben elektronische Konstruktionsdaten und Designbeschränkungen in Leiterplattenzeichnungssoftware ein, um Schaltungsdesign zu implementieren, Aber das Problem wird durch Signalintegritätsprobleme und die zunehmende Komplexität des Leiterplattendesigns weiter kompliziert. Zur Behebung von Signalintegritätsproblemen auf diesen Hochgeschwindigkeits- und komplexen Platinen, Sie müssen das Design simulieren und synthetisieren, bevor sie das Brett zeichnen. Dies stellt neue Anforderungen an das Design-Umfeld, von elektrischen Eigenschaften bis hin zu Fertigungsprozessen, Konstrukteure müssen Einschränkungen formulieren. Auf einer idealen Designplattform, Konstrukteure können nicht nur elektrische Charakterisierungsregeln für Parameter wie Spurenlänge formulieren, EMI oder Übersprechen, aber auch Regeln für die Platzierung von Komponenten für den Komponentenabstand festlegen, Höhenbeschränkungen, und Drehwinkel.

Solche Einschränkungen schnell zu generieren, Die Designumgebung muss über leistungsfähige Topologieanalyse und "Was wäre wenn"-Analysefunktionen verfügen. Ermöglicht Konstrukteuren, Netzwerktopologien in Schaltplanform zu entwerfen und zu simulieren, ermöglicht die Änderung von Topologieparametern in mehreren Simulationen mithilfe einer Signalintegritätsanalyse-Engine, und untersucht dann verschiedene Kündigungssysteme und richtet sie an Verzögerungsbeschränkungen aus, Optionen der Schaltungsebene Zusammen mit dem Leiterbahnabstand, Die Signalintegrität wird minimiert. Diese Funktionalität sollte auch eng mit der Bauteilplatzierung gekoppelt und mit Planungsfunktionen verknüpft werden, damit Konstrukteure die erste Bauteilplatzierung definieren und die Leistung von Routingstrategien verstehen können.. Alles in allem, Die neue Designumgebung muss leistungsstarke Funktionen für das Constraint Management bieten, damit Konstrukteure eine Vielzahl von Informationen organisieren und verwalten können.. Nicht nur das, Aber dieser neue Ansatz für Hochgeschwindigkeitsdesign muss auch später im Entwicklungsprozess Verifikationsmöglichkeiten bieten. In der Vergangenheit, Schaltungsdesigningenieure führten Nachlayoutüberprüfungen nur durch, wenn kritische Netze auf der Platine vorhanden waren, und eine umfassende Überprüfung des gesamten Platinendesigns wurde als kompliziert und zeitaufwändig erachtet. Aber diese Ansicht ändert sich, weil die komplexen Wechselwirkungen zwischen Tausenden von Netzen in den heutigen High-Speed-Leiterplattendesigns schwer vorherzusagen sind. Die Zuverlässigkeit des Entwurfs wird durch eine gründliche Gesamtsimulation des gesamten Routings sichergestellt. Leiterplatte design.