PCB-Neuigkeiten - Leiterplattenlayout von hochauflösendem ADC

High-Speed ADC (Analog/Digital Converter) ist eine wichtige analoge Verarbeitungskomponente in verschiedenen Anwendungsbereichen (wie Massenspektrometer, Ultraschall, Lidar/Radar, Telekommunikations-Transceivermodul, etc.). Unabhängig davon, ob die Anwendung auf dem Zeitbereich oder dem Frequenzbereich basiert, ist die höchste dynamische Leistung des ADC erforderlich. Schnellere und hochauflösende ADCs ermöglichen dem Ultraschallsystem detailliertere Bilder und ermöglichen dem Kommunikationssystem höhere Datenverarbeitungsfähigkeiten.

Da die Abtastrate von 14-Bit- oder höher auflösenden ADCs weiterhin auf den 100M-Abtastbereich steigt, müssen Systemdesigner Experten für Taktdesign und -verteilung und Platinenlayout werden.

Dieser Artikel beschreibt einige Schlüsselthemen im Systemdesign, mit besonderem Augenmerk auf Leiterplatten (PCB) Masse und Leistungsebene Verdrahtungstechnologie. Ein moderner ADC erfordert ein modernes Board Design. Ohne eine genaue Taktquelle oder ein sorgfältig gestaltetes Platinenlayout erreicht der Hochleistungskonverter seine Leistungsindikatoren nicht.

Single IF Heterodyne Empfängerstruktur und fortschrittlicher Algorithmus zur Linearisierung von Leistungsverstärkern stellen Anforderungen an die ADC-Leistung. Ein solches System drückt die inhärente Jitter-Leistung des Konverters auf unter 1/2 PS. Ähnlich müssen Testinstrumente-Ingenieure sehr geräuscharme Leistung in Breitband für die Entwicklung fortschrittlicher Spektrumanalysatoren haben.

Daher ist die wichtigste Teilschaltung im Hochgeschwindigkeitsdatenkonvertierungssystem die Taktquelle. Dies liegt daran, dass die Zeitgenauigkeit des Taktsignals direkt die dynamische Leistung des ADC beeinflusst.

Um diesen Effekt zu minimieren, muss die ADC-Taktquelle sehr niedriges Timing-Jitter oder Phasenrauschen aufweisen. Wenn dieser Faktor bei der Auswahl der Taktschaltung nicht berücksichtigt wird, wird die dynamische Leistung des Systems nicht gut sein. Das hat nichts mit der Qualität der analogen Frontend-Eingangsschaltung oder der inhärenten Jitter-Leistung des Konverters zu tun. Eine präzise Uhr kann immer Kantenübergänge in präzisen Zeitintervallen liefern.

Tatsächlich kommen Uhrkanten in ständig wechselnden Zeitintervallen an. Daher kann die Unsicherheit dieses Timings genutzt werden, um das Signal-Rausch-Verhältnis der abgetasteten Wellenform mittels des Datentransformationsprozesses umfassend zu bewerten.

Der maximale Taktjitter wird durch folgende Formel bestimmt:Tj(rms)=(VIN(p-p) /VINFSR)*(1/(2(N+1)*π*fin)Wenn die Eingangsspannung (VIN) dem vollen Skalenbereich des ADC (VINFSR) entspricht, wird der Jitter-Bedarf zu einem Faktor der ADC-Auflösung (N-Bits) und der abgetasteten Eingangsfrequenz (fin). Für eine 70MHz Eingangsfrequenz ist der Gesamtjitter-Bedarf:Tj(rms)=1* (1/215π*70*106))Tj(rms)=140fs

Da viele Systeme den Referenztakt über die Backplane oder eine andere Verbindung verteilen, wodurch die Signalqualität reduziert wird, wird in der Regel der lokale Oszillator (VCXD mit geringem Phasenrauschen) als Zeitquelle des ADC verwendet. Abbildung 1 zeigt die Verwendung von NS's LMX2531 Taktsynthese, um Timing-Generierung zu erreichen. Der mit dem Timing-Generator verbundene LMX2531 wird durch den programmierbaren Frequenzteiler-Synthesizer ausgegeben, wodurch eine Jitterleistung von weniger als 100 Femtosekunden erreicht wird.

Das obige ist eine Einführung in das Leiterplattenlayout von hochauflösenden ADCs. Ipcb wird auch Leiterplattenherstellern und Leiterplattenherstellungstechnologie zur Verfügung gestellt.