PCB-Neuigkeiten - Tipps zum Schreiben von PCB Design Rule Checker

Dieser Artikel beschreibt eine Methode zum Schreiben eines PCB Design Rule Checker (DRC)-Systems. Nachdem Sie das PCB-Design mit dem Schaltplan-Generierungstool erhalten haben, können Sie DRC ausführen, um Fehler zu finden, die gegen die Designregeln verstoßen. Diese Operationen müssen vor dem Beginn der nachfolgenden Verarbeitung abgeschlossen werden, und der Entwickler des Entwicklungsschaltprogrammgenerierungswerkzeugs muss den meisten Designern ermöglichen, das DRC-Werkzeug leicht zu beherrschen.

Das Schreiben Ihrer eigenen PCB Design Rule Checker hat viele Vorteile. Obwohl der Design Checker nicht so einfach ist, ist er nicht unerreichbar, da jeder Designer, der mit vorhandenen Programmier- oder Skriptsprachen vertraut ist, den Checker vollständig entwerfen kann. Der Vorteil dieser Arbeit ist unschätzbar. Auf dem Markt verkaufte Universalwerkzeuge verfügen jedoch oft nicht über genügend Flexibilität, um spezifische Designanforderungen zu erfüllen. Daher muss der Kunde die neuen Feature-Anforderungen an den DRC-Tool-Entwickler reflektieren, und dies erfordert in der Regel eine gewisse Menge Geld und Zeit, insbesondere wenn die Anforderungen ständig aktualisiert werden. Glücklicherweise können die meisten Tool-Entwickler Kunden eine bequeme Möglichkeit bieten, ihre eigene DRC zu schreiben, um spezifische Anforderungen zu erfüllen. Dieses leistungsstarke Tool wurde jedoch noch nicht allgemein anerkannt oder verwendet. Dieser Artikel bietet eine praktische Anleitung für die Verwendung von DRK-Tools, um den größten Nutzen zu erzielen. Da DRC den gesamten Schaltplan des Leiterplattendesigns durchlaufen muss, einschließlich jedes Symbols, jedes Stifts, jedes Netz und jedes Attributs, kann bei Bedarf eine unbegrenzte Anzahl von "angehängten" Dateien erstellt werden. Wie in Abschnitt 4.0 beschrieben, kann DRC auf geringfügige Abweichungen hinweisen, die gegen die Konstruktionsregeln verstoßen. Beispielsweise kann eine der angehängten Dateien alle im Design verwendeten Entkopplungskondensatoren enthalten. Wenn die Anzahl der Kondensatoren niedriger oder höher als der erwartete Wert ist, wird eine rote Markierung an der Stelle markiert, an der das Problem der Stromleitung dv/dt auftreten kann [1]. Diese Nebendateien können notwendig sein, aber kein kommerzielles DRC-Tool kann diese Dateien notwendigerweise erstellen. Ein weiterer Vorteil von DRC ist, dass es leicht zu aktualisieren ist, um den Anforderungen neuer Design-Features (wie solche, die die Design-Regeln beeinflussen können) gerecht zu werden. Darüber hinaus können, sobald Sie genügend Erfahrung in diesem Bereich gesammelt haben, viele andere Funktionen erfüllt werden. Wenn Sie zum Beispiel Ihre eigene DRC schreiben können, können Sie Ihr eigenes Stücklisten-Erstellungswerkzeug (Stückliste) schreiben, so dass Sie spezifische Benutzeranforderungen besser bearbeiten können, z. B. wie Sie die "zusätzliche Hardware" von Geräten erhalten, die nicht Teil der Schaltplandatenbank sind (wie Sockel, Kühlkörper oder Schraubendreher). Oder Designer können ihren eigenen Verilog Netzlistenanalysator schreiben, der ausreichend Flexibilität in der Designumgebung bietet, wie z.B. Verilog Modelle oder Zeitdateien, die für bestimmte Geräte geeignet sind. Da DRC den gesamten Schaltplan durchläuft, können alle gültigen Informationen gesammelt werden, um die Simulation und/oder Stückliste auszugeben, die für die Verilog-Netzlistenanalyse des Leiterplattendesigns erforderlich ist. Es ist etwas weit hergeholt, diese Themen ohne Programmcode zu diskutieren. Aus diesem Grund nehmen wir ein Schaltplan-Erfassungstool als Beispiel. In diesem Artikel wird das von Mentor Graphics entwickelte Tool ViewDraw verwendet, das der PADS-Designer Produktlinie beigefügt ist. Darüber hinaus haben wir auch das ViewBase-Tool übernommen, eine vereinfachte C-Routinebibliothek, die in der ViewDraw-Datenbank aufgerufen, abgerufen und betrieben werden kann. Mit dem ViewBase-Tool können Designer leicht die C/C-Sprache verwenden, um ein vollständiges und effizientes DRC-Tool für ViewDraw zu schreiben[2][3]. Es sollte beachtet werden, dass die hier diskutierten Grundprinzipien gleichermaßen auf alle anderen Leiterplattenschaftsprogramme anwendbar sind. EingabedateiZusätzlich zur Schaltplan-Datenbank benötigt DRC auch einige Eingabedateien, die spezifische Situationen beschreiben können, wie z.B. die automatische Verbindung mit der Leistungsebene mit einem legalen Netznamen. Wenn das Stromnetz beispielsweise POWER heißt, wird die Energieebene automatisch über ein Back-End-Verpackungsgerät mit der Energieebene verbunden (falls zutreffend für ViewDrawpcbfwd). Im Folgenden finden Sie eine Liste der Eingabedateien. Diese Dateien müssen an einem festen globalen Speicherort platziert werden, damit DRC die Informationen automatisch finden und lesen und dann zur Laufzeit in der DRC speichern kann.*Die Datei legal_pwr_net_name ist optional. Diese Datei enthält alle legalen Netzwerknamen des POWER Signals, wie VCC, V3_3P und VDD. Im PCB Layout/Routing Tool muss die Groß- und Kleinschreibung von Namen unterschieden werden. Im Allgemeinen ist VCC nicht dasselbe wie Vcc oder vcc. VCC kann ein 5.0V Netzteil sein, und V3_3P kann ein 3.3V Netzteil sein. Die Datei legal_pwr_net_name ist optional, da die im Backend verpackte Gerätekonfigurationsdatei normalerweise einen Satz rechtmäßiger Netznetzwerknamen enthalten muss. Wenn Sie das Allegro-Verdrahtungswerkzeug von Cadence Design Systems verwenden, lautet der PCBfwd-Dateiname allegro.cfg und hat die folgenden Eingabeparameter:Erdung: VSS CGND GND GROUNDStromversorgung: VCC VDD VEE V3_3P V2_5P 5V 12VIf DRC kann direkt die allegro.cfg-Datei anstelle von legal_pwr_net_name lesen, dann werden bessere Ergebnisse erzielt (d.h. die Wahrscheinlichkeit, Fehler einzuführen, ist geringer). Einige Symbole müssen externe Netzkabel-Pins haben, da diese Symbole nicht mit der normalen Netzkabel-Schicht verbunden sind. Beispielsweise ist der VCC-Pin eines ECL-Geräts entweder mit dem VCC oder mit dem GRUND verbunden; Der VEE-Pin kann mit der GRUND- oder -5.0V-Ebene verbunden werden. Darüber hinaus können die Stromleitungsstifte auch an den Filter angeschlossen werden, bevor die Stromleitungsschicht erreicht wird. Der Netzstecker ist in der Regel nicht mit dem Gerätesymbol verbunden. Im Gegenteil beschreibt ein Attribut des Symbols (hier SIGNAL genannt) welcher Pin der Power Pin oder der Massepin ist und beschreibt den Netzwerknamen, an den der Pin angeschlossen werden soll.SIGNAL=VCC: 10SIGNAL=GROUND: 20DRC kann dieses Attribut lesen und sicherstellen, dass der Netzwerkname in der Datei legal_pwr_net_name gespeichert wird. Wenn der legal_pwr_net_name nicht den Netzwerknamen enthält, wird der Netzpin nicht mit der Leistungsebene verbunden, und dieses Problem ist in der Tat sehr ernst. Besuchen Sie: Erfahren Sie mehr über technische Papiere zum PCB-Design