PCB-Neuigkeiten - Verwenden parametrischer Einschränkungen für das PCB-Design

Heutzutage, die Fakzuren in Betracht gezogen in PCB-Design sind werden mehr und mehr komplex, solche als Uhr, Überprechen, Impedeinz, Erkennung, Herstellung Prozess, etc., die vont macht Designer Wiederholen a Los von Arbeit solche als Layout, Überprüfung, und Wartung. Die Parameter Einschränkung Edizur kann kompilieren diese Parameter in Fodermeln, Hilfe Designer besser Deal mit diese Parameter dass manchmal auch gegen jede undere während die Design und Produktion Prozess.

In kürzlich Jahre, die Anfürderungen für Leiterplbeitenlayout und Verkabelung haben werden mehr und mehr komplex. Die Zahl von Transisttttttttttzuren in integriert Schaltungen is neinch aufsteigend bei die Geschwindigkeit vorhergesagt von Moores Recht, die macht die Gerät schneller und die steigen Zeit von jede Puls Kante is gekürzt, und die Zahl von Stifte is auch Zunahme. Mehr und häufiger 500 zu 2,000 Stifte. Alle von dies wird bringen Dichte, Uhr, und Übersprechen Fragen wenn Design die Leiterplbeite.

A wenige Jahre vor, dort wsindn nur a wenige "kritisch" Knichten ((netzu)) on die meisten Leiterplatten, die normalerweise bedeutet dass sie/Sie wsindn Diema zu einige Einschränkungen in Bedingungen von Impedanz, Länge, und Lücke. PCB Designers allgemein zuerst manuell Route diese Spuren, Und dann Verwendung Svontwsind zu machen Großmaßstab automatisch Verkabelung von die ganze Schaltung. Heute Leiterplatten vont haben 5,000 or mehr Knoten, und mehr als 50% von sie are kritisch Knoten. Fälligkeit to die Time-to-Market Druck, manuell Verkabelung is no länger möglich at dies Zeit. In Zusatz, not nur die Zahl von kritisch Knoten hat erhöht, aber die Einschränkungen von jede Knoten haben auch erhöht.

Diese Einschränkungen are hauptsächlich verursacht von die Korrelation von Parameter und die Zunahme Komplexität von Design Anfürderungen. Für Beispiel, die Entfernung zwischen zwei Spuren kann abhängen on a Funktion verwundt to Knoten Spannung und Schaltung Brett Material. Die steigen Zeit von digital IC is reduziert. Beide hoch Uhr Geschwindigkeit und niedrig Uhr Geschwindigkeit Design wird haben an Auswirkungen. Weil die Puls is generiert schneller, die Setup und Halten Zeit is kürzer. In Zusatz, die Zusammenschaltung Verzögerung is an wichtig Teil of die insgesamt Verzögerung of Hochgeschwindigkeit Schaltung Design und is auch sehr wichtig for Niederdrehzahl Design, etc. Warten Sie..

Wenn die Leiterplatte größer gestaltet werden kann, werden einige der oben genannten Probleme einfacher zu lösen sein, aber der aktuelle EntwicklungsTrend ist genau das Gegenteil. Aufgrund der Anforderungen an Verbindungsverzögerung und High-Density-Verpackung werden Leiterplatten kleiner, was zu High-Density-SchaltungsDesigns führt, und gleichzeitig müssen MiniaturisierungsDesign-Regeln befolgt werden. Die reduzierte Anstiegszeit und diese miniaturisierten Designregeln haben das ÜbersprechergeräuschProblem immer prominenter gemacht, und das Kugelgitterrarray und undere Pakete mit hoher Dichte verschlimmern auch Übersprechen, Schaltgeräusche und Bodenabprall.