Präzisions-Leiterplattenherstellung, Hochfrequenz-Leiterplatten, mehrschichtige Leiterplatten und Leiterplattenbestückung.
Die zuverlässigste PCB- und PCBA-Servicefabrik.
Flip-Chip, wie der Name schon sagt, ist eine Verpackungsmethode, bei der die Vorderseite des Chips (die Seite, auf der die IC-Schaltung hergestellt wird) mit dem Substrat nach unten verbunden ist. Die elektrischen Signalklemmen bestehen aus herkömmlichem Lot und können mit dem Substrat verbunden werden. Bei dieser Art der Verbindung können die Eingangs- und Ausgangsklemmen (I/O) den gesamten Chip abdecken, so dass selbst bei der gleichen Neigung die Dichte der Flip-Chip-Verbindung viel höher ist als die des Drahtbondens. In der Drahtbond-Verbindung kann I/O nur um den Chip angeordnet werden. Daher kann die I/O-Dichte der Flip-Chip-Verbindung nicht erreicht werden, egal wie klein die Tonhöhe ist. Dann ist Bump-Technologie der Schlüssel zur gesamten Flip-Chip-Verbindungstechnik.
Überblick über die Wafer Bumping Technologie Der Schlüssel zur Herstellung von Wafer Bumping ist die Ablage einer Under-Bump Metal Layer (UBM). Es muss darauf hingewiesen werden, dass der Begriff, der von IBM in den frühen Tagen verwendet wurde, die Ball Constrained Metallization Layer (BLM) ist, die als: Bereitstellung einer Bindungsschicht für die Verbindung dient; Um eine atomare Diffusionsbarrierschicht bereitzustellen, um die Diffusion von Atomen des Stoßmaterials an die darunterliegende Metallstruktur zu verhindern. Das darunterliegende dielektrische Material und Metall bilden eine Adhäsionsschicht und fungieren als Barriereschicht, um zu verhindern, dass Verunreinigungen entlang der horizontalen Richtung der dielektrischen Schicht auf das darunterliegende Metall wandern.
Die meisten derzeit verwendeten UBMs werden durch Sputterverfahren hergestellt. Das Sputterverfahren ist das kostengünstigste, um UBM herzustellen, insbesondere im Vergleich zum Verdampfungsprozess. Der direkteste Faktor, der die Zuverlässigkeit der Lötbumpenstruktur beeinflusst, ist die Produktionsqualität von UBM. Generell müssen UBM-Strukturen mehreren (oft bis zu 20) Reflows ohne Beschädigung standhalten. Da UBM eine Struktur ist, die verwendet wird, um Lötbrüche und Polstermetallisierungsschichten miteinander zu verbinden, muss es auch Scher- und Zugspannungstests bestehen. Bei der mechanischen Schadensprüfung ist das allgemeine Kriterium für Lötbufffehler, dass der Fehler im Lot selbst auftritt. Daher muss UBM über ausreichende Festigkeit verfügen. Es wird keine Leistungsverschlechterung aufgrund von Faktoren wie Zeit, Temperatur, Feuchtigkeit und Vorspannung geben.
Flip-Chip-Markttrends Flip-Chip-Verpackungen haben sich zur Mainstream-Verpackungsverbindungstechnologie entwickelt. Bisher gilt Flip-Chip eigentlich als Verpackungsart, nicht als Verbindungstechnologie. Zum Beispiel verwendet Flip Chip Ball Grid Array Packaging (FCBGA) hauptsächlich geschichtete Substrattechnologie, um den Montage- und Verpackungsprozess abzuschließen, ist aber auf Hochleistungsanwendungen für integrierte Schaltungen beschränkt.
Die folgende Abbildung zeigt die Anwendungsbereiche von Flip Chip:
(1) Bump Pitch: Die Verringerung der Bump Pitch kann I/O Dichte erhöhen; Tendenz der Tonhöhenveränderung (allmählicher Übergang von 250 Mikron zu 125 Mikron);
(2) Lötbummel sinkende Methode: Verdampfung-Siebdruck-Galvanik;
(3) Bump Lot Zusammensetzung: hoher Bleigehalt-eutektisch-bleifreier (Sn-Ag)-Cu Säule Pitch<125 microns;
(4) Paketzusammensetzung: keramisches Substrat-hochdichtes Verbundlaminat Substrat-Prepreg Laminat Substrat-niedriger Wärmeausdehnungskoeffizient Laminatsubstrat? Kernloses Substrat.
(5)Package Struktur: versiegelte Single-Chip Abdeckung (SPL)-nicht versiegelte Single-Chip Abdeckung-Versteifung und Abdeckung-blanke Chip-geformt
Die Anwendungsmärkte traditioneller FCCSP sind wie folgt:
FCCSP-Anwendungsmarkt:
(1) Die Bump (I/O) Dichte relativ zur Chipgröße: verwendet für Chipgrößen >200 I/O oder >5.5mm; Produkte mit geringerer Dichte verwenden WLCSP für bessere und niedrigere Kosten.
(2) Low power: general power<2w dependent="" on="" chip="" board-level="" packaging="" can="" be="" used="" for="" power="" bare="" fccsp="">2W).
(3) Bereich: Für Handheld-Geräte reduziert 40nm/65nm-Technologie die Chipgröße, aber mehr I/O macht es nicht genug Bereich, um die peripheren I/O anzuordnen, so ist es notwendig, das Substratkabel zu verwenden, um den Bereich auszulüften.
(4) Preis: Für kleine Chips mit hoher I/O-Größe, unzureichende Peripherie, Au-Line-Kosten und großformatige Substrate für Blei-Fan-Out treiben die Entwicklung von wettbewerbsfähigen Preisen FCCSP.
(5) Formgebung, einfach zu testen und zu halten, die gemeinsame Form ist die gleiche wie CABGA.
Es war schon immer eine spannende Verpackungstechnologie. Aber im Vergleich zu traditionellen Drahtbondverpackungen begrenzen seine Kosten Flip-Chip, um die Mainstream-Technologie zu werden. Kostenbeschränkungen werden jedoch allmählich beseitigt, und der Einsatz von streifenverpackten Flip-Chips hat ihre Kosten deutlich gesenkt. Da laminierte Substrate die meisten Produktkosten ausmachen, ist die Reduzierung der Kosten für laminierte Substrate der effektivste Weg, die Kosten für Flip-Chip-Verpackungen zu senken.
Darüber hinaus hat Amkor für das FPFC-Design viel Forschung durchgeführt, um das bestehende Area Array Flip-Chip-Design in ein Fine-Pitch-Design umzuwandeln. 80% der Studien fanden heraus, dass das fein-pitch periphere Design die Kosten des Substrats reduzieren kann, was auf die Verringerung der Metallschicht und die Verringerung der äußeren Größe zurückzuführen ist. Durch die Senkung der Kosten für Flip-Chip-Verpackungssubstrate (die Kosten sind die höchsten), ist es möglich, Flip-Chip-Verpackungen weit verbreitet in anderen Märkten zu machen.
