Elektronisches Design - PCB behandelt die Probleme des Strombusdesigns und PCB Bewältigung

1.Leiterplattengriffe die Probleme bei der Auslegung des Strombusses

Es gibt einen geeigneten Kondensator in der Nähe des Netzteilstifts des IC, und die ic Ausgangsspannung kann schnell springen. Das Problem wird hier jedoch nicht aufhören. Da der Kondensator eine Eigenschaft des endlichen Frequenzgangs ist, kann der Kondensator nicht die Oberschwingungsleistung erzeugen, die erforderlich ist, um den Ausgang des Vollband-IC sauber anzutreiben. Darüber hinaus bildet die resultierende transiente Spannung am Leistungsbus einen Spannungsabfall über den Entkopplungspfad, der die Hauptursache für Gleichtakt-EMI-Störungen ist. Wie sollen diese Probleme gelöst werden?

Verglichen mit der Leiterplatte auf dem IC gilt die Leistungsschicht des Peripherie-IC als ausgezeichneter Hochfrequenzkondensator zur Rückgewinnung eines Teils der Energie, die von den diskreten Kondensatoren an die Hochfrequenzenergie abgegeben wird, die durch den sauberen Ausgang bereitgestellt wird. Darüber hinaus ist die Gleichtakt-EMI reduziert, da die ausgezeichnete Leistungsschicht-Induktivität klein ist und die Induktivität des syndietisierten transienten Signals auch klein ist.

Natürlich ist die Verdrahtung der Leistungsschicht zum IC-Power-Pin ein schnellerer Anstieg des digitalen Signals, da es besser ist, direkt an das Pad-IC-Power-Pin-Layout anzuschließen, es ist notwendig, separat zu beschreiben, so kurz wie möglich müssen Sie.

Um Gleichtakt-EMI zu steuern, ist es eine entkoppelnde Leistungsschicht, die eine ausreichend niedrige Induktivität aufweisen muss, um nützlich zu sein, und sie muss entsprechend als Leistungsschicht ausgelegt und gekoppelt sein. Jemand könnte fragen, wie gut es ist? Die Antwort auf die Frage hängt von der hierarchischen Struktur der Stromversorgung, den Materialien zwischen den Schichten und der Betriebsfrequenz (Funktion der IC-Anstiegszeit) ab. Im Allgemeinen beträgt der Abstand der Leistungsschicht 6 mils, die Zwischenschicht ist FR4-Material, und die äquivalente Kapazität pro Quadratzoll Leistungspegel beträgt etwa 75 pF. Offensichtlich ist der kleinere Schichtabstand die größere Kapazität.

Die 300PS 100 Anstiegszeit dieses Geräts ist nicht viel. Entsprechend der aktuellen Entwicklungsgeschwindigkeit des IC nimmt die Anstiegszeit im Bereich von 100~300PS einen hohen Anteil ein. Schaltungen mit einer Anstiegszeit von 100 bis 300 ps erfordern für die meisten Anwendungen kein 3-Millionen-Intervall. Zu diesem Zeitpunkt wird der Zwischenlagenabstand von weniger als 1 Mio übergeben, und es ist notwendig, ein hohes dielektrisches konstantes Material zu verwenden, um das dielektrische Material FR4 zu ersetzen. Jetzt können Keramik und keramische Kunststoffe die Designanforderungen von 100 ps und 300 ps Anstiegszeitkreisen erfüllen.

Neue Materialien und Methoden, aber einer zukünftigen Nutzung unterliegen, werden aus dem üblichen eintägigen Intervall verwendet und FR4 dielektrisches Material 6mil 3 Steigzeitkreis ist 3ns, Oft High-End-Verarbeitung Oberschwingungen und das transiente Signal niedrig genug ist genug, Das Gleichtakt-EMI kann sehr niedrig fallen. In diesem Artikel, the PCB Stackup Design Beispiel nimmt eine Lageneigung von 3 bis 6 mils an.

2.Probleme mit Leiterplatte

Es gibt mehrere potenzielle Probleme mit dem 4-Lagen Board Design. Zunächst einmal kann die Dicke der traditionellen 62mil Schichtplatte von der Signalschicht bis zur äußeren Schicht reichen. Im Inneren sind die Leistungsschicht und die Bodenschicht zwischen der Leistungsschicht und der Bodenschicht immer noch zu groß.

Wenn Sie zuerst die Kostenanforderungen berücksichtigen, berücksichtigen Sie bitte die folgenden zwei traditionellen 4-Lagen-Board-Optionen. Diese beiden Lösungen können die EMI-Unterdrückungsleistung verbessern, eignen sich aber nur für Anwendungen mit einer hinreichend niedrigen Bauteildichte und ausreichenden Fläche um das Bauteil (wo sich die erforderliche Leistungsverkleidung befindet).

Wenn die beiden Leistungsschichten derselben Spannungsquelle großen Ausgangsstrom benötigen, muss die Leiterplatte in zwei Sätze von Leistungs- und Masseschichten gewebt werden. In diesem Fall ist zwischen jedem Paar von Energie- und Bodenschichten eine Isolierschicht vorgesehen. Dadurch erhalten wir die gleichen zwei Paare von Impedanzleistungsbussen wie unsere. Wenn das Stapeln der Leistungsschicht dazu führt, dass die Impedanz ungleich ist, ist der Shunt nicht gleichmäßig, die transiente Spannung ist viel größer und die EMI nimmt stark zu.

Denken Sie daran, dass jedes Paar von Energie- und Erdungsebenen für eine andere Stromquelle erstellt wird, denn wenn die Platine mehrere unterschiedliche Stromversorgungsspannungen hat, sind mehrere Energieebenen erforderlich. In beiden Fällen müssen bei der Bestimmung der Lage der Leistungs- und Masseebenen der Leiterplatte die Anforderungen des Herstellers an symmetrische Strukturen berücksichtigt werden.

Die meisten Ingenieure entwerfen 62-Millionen-dicke Leiterplatten. Es gibt keine blinden Löcher oder eingebetteten Löcher auf herkömmlichen Leiterplatten, so dass die Diskussion über die Leiterplattenhierarchie und das Stapeln auf diese beschränkt ist. Wenn die Dicke der Leiterplatte zu groß ist, ist das vorgeschlagene Schichtschema möglicherweise nicht ideal. Darüber hinaus sind die Verarbeitungsschritte der Leiterplatten mit Sacklöchern und vergrabenen Löchern unterschiedlich, und die Laminierungsmethode dieses Artikels kann nicht angewendet werden.

Die Dicke, die Durchgangslöcher und die Anzahl der Schichten im Leiterplattendesign sind nicht der Schlüssel zur Lösung des Problems. Stellen Sie den Bypass und die Entkopplung des Strombusses sicher, minimieren Sie die transiente Spannung der Leistungsschicht und der Masseschicht und schirmen Sie die Welt ist der Schlüssel zu hochwertigem Stapeln. Idealerweise gibt es eine isolierende Schicht zwischen der Signalleitungsschicht und ihrer Rückgrundschicht, und der Abstand (oder eine oder mehrere) der passenden Schicht sollte so klein wie möglich sein. Basierend auf diesen Grundkonzepten und Prinzipien können wir jederzeit eine Leiterplatte entwerfen, die den Designanforderungen entspricht. Da die Anstiegszeit des IC bereits sehr kurz ist, ist die in diesem Artikel beschriebene Technik notwendig, um das Problem der EMI-Abschirmung zu lösen.