PCB科技 - 多層PCB設計中如何解决EMI問題

有很多方法可以 解决EMI問題. 現代EMI抑制方法包括：使用EMI抑制塗層, 選擇合適的EMI抑制部件, 和EMI模擬 設計. 從最基本的 印刷電路板佈局, 本文討論了 設計 科技 印刷電路板 電磁干擾輻射控制中的分層疊加.

電源匯流排

在IC的電源引脚附近適當放置一個適當容量的電容器可以使IC輸出電壓跳變更快。 然而，問題並沒有到此為止。 由於電容器的頻率回應有限，這使得電容器無法產生在全頻段清潔驅動IC輸出所需的諧波功率。 此外，在電源母線上形成的瞬態電壓將在去耦路徑的電感器上形成壓降。 這些瞬態電壓是主要的共模EMI干擾源。 我們應該如何解决這些問題？

就我們電路板上的IC而言，IC周圍的電源層可以被視為一個優秀的高頻電容器，它可以收集離散電容器洩漏的部分能量，為清潔輸出提供高頻能量。 此外，良好功率層的電感應較小，囙此由電感合成的瞬態訊號也較小，從而减少共模EMI。

當然，電源層和IC電源引脚之間的連接必須盡可能短，因為數位信號的上升沿越來越快，最好直接連接到IC電源引脚所在的焊盤。 這需要單獨討論。

為了控制共模EMI，電源板必須有助於解耦，並具有足够低的電感。 該電源板必須是一對設計良好的電源板。 有人可能會問，好到底有多好？ 問題的答案取決於電源的分層、層間資料和工作頻率（即IC上升時間的函數）。 通常，功率層的間距為6mil，中間層為FR4資料，每平方英寸功率層的等效電容約為75pF。 顯然，層間距越小，電容越大。

上升時間在100到300 ps之間的器件並不多，但根據當前IC的發展速度，上升時間在100到300 ps之間的器件將佔據很高的比例。 對於上升時間為100到300ps的電路，3mil層間距將不再適用於大多數應用。 當時，有必要使用層間距小於1密耳的分層科技，並用高介電常數的資料取代FR4介電材料。 現在，陶瓷和陶瓷塑膠可以滿足100到300 ps上升時間電路的設計要求。

雖然未來可能會使用新材料和新方法，但對於今天常見的1到3ns上升時間電路、3到6mil層間距和FR4電介質資料，通常足以處理高端諧波並使瞬態訊號足够低，也就是說，共模EMI可以降低得非常低。 本文給出的印刷電路板分層堆疊設計示例將假定層間距為3到6密耳。

電磁遮罩

從訊號跟踪的角度來看，一個好的分層策略應該是將所有訊號跟踪放在一層或幾層上，這些層緊挨著電源層或地面層。 對於電源來說，一個好的分層策略應該是電源層和地面層相鄰，並且電源層和地面層之間的距離盡可能小。 這就是我們所說的“分層”策略。

印刷電路板 堆疊

什麼堆疊策略有助於遮罩和抑制EMI？ 以下分層堆疊方案假設電源電流在單層上流動，並且單個電壓或多個電壓分佈在同一層的不同部分。 多個電源層的情况將在後面討論。

4層板

4層板設計存在幾個潜在問題。 首先，傳統的厚度為62密耳的四層板，即使訊號層在外層，電源層和接地層在內層，電源層和接地層之間的距離仍然過大。

如果成本要求是第一位的，您可以考慮以下兩種傳統的4層板替代方案。 這兩種解決方案都可以提高EMI抑制效能，但它們僅適用於板上元件密度足够低且元件周圍有足够面積（放置所需電源銅層）的應用。

第一種是首選解決方案。 印刷電路板的外層是接地層，中間兩層是訊號/電源層。 訊號層上的電源採用寬線佈線，可以使電源電流的路徑阻抗較低，訊號微帶路徑的阻抗也較低。 從EMI控制的角度來看，這是最好的4層印刷電路板結構。 在第二種方案中，外層使用電源和接地，中間兩層使用訊號。 與傳統的4層板相比，改進幅度較小，層間阻抗與傳統的4層板一樣差。

如果要控制跡線阻抗，上述堆疊方案必須非常小心，以便在電源和接地銅島下安排跡線。 此外，電源或接地層上的銅島應盡可能互連，以確保直流和低頻連接。

6層板

如果4層板上的組件密度相對較高，則最好使用6層板。 然而，在6層板設計中，一些堆疊方案不足以遮罩電磁場，並且對降低電源母線的瞬態訊號幾乎沒有影響。 下麵討論兩個示例。

在第一個示例中，電源和接地分別位於第二層和第五層。 由於電源的高銅阻抗，很難控制共模EMI輻射。 然而，從訊號阻抗控制的角度來看，這種方法是非常正確的。

在第二個示例中，電源和接地分別位於第3層和第4層。 本設計解决了電源銅阻抗問題。 由於第1層和第6層的電磁遮罩效能較差，差模EMI新增。 如果兩個外層上的訊號線數量最小，且跡線長度很短（小於訊號最高諧波波長的1/20），則該設計可以解决差模EMI問題。 在覆銅板區域的外層填充無元件和無痕迹的資料，並將覆銅板區域接地（每隔1/20波長一個間隔），這在抑制差模EMI方面尤其有效。 如前所述，有必要在多個點將銅區域與內部接地層連接。

通用高性能6層板設計一般情况下，第一層和第六層佈置為地面層，第3層和第四層用於電源和地面。 由於在電源層和接地層之間的中間有兩個雙微帶訊號線層，囙此EMI抑制能力非常好。 這種設計的缺點是只有兩個佈線層。 如前所述，如果外部跡線較短，並且銅鋪設在無跡線區域，也可以使用傳統的6層板實現相同的堆疊。

另一種6層板佈局為訊號、接地、訊號、電源、接地、訊號，可以實現高級信號完整性設計所需的環境。 訊號層與地面層相鄰，電源層與地面層成對。 顯然，缺點是層的堆疊不平衡。

這通常會給製造業帶來麻煩。 解决這個問題的辦法是用銅填充第3層的所有空白區域。 填充銅後，如果第3層的銅密度接近電源層或接地層，則該板不能嚴格算作結構平衡的電路板。 銅填充區域必須連接到電源或接地。 連接過孔之間的距離仍為1/20波長，可能不需要到處連接，但應在理想情况下連接。

10層板

由於多層板之間的絕緣隔離層非常薄，囙此電路板的10層或12層之間的阻抗非常低。 只要分層和疊加沒有問題，就完全可以獲得極好的信號完整性。 製造厚度為62mil的12層板更加困難，能够加工12層板的製造商也不多。

由於訊號層和環路層之間總是有一個絕緣層，囙此在10層電路板設計中分配中間6層來佈線訊號線的解決方案不是最好的。 此外，重要的是使訊號層與環路層相鄰，即電路板佈局為訊號、接地、訊號、訊號、電源、接地、訊號、訊號、接地和訊號。

該設計為訊號電流及其回路電流提供了良好的通路。 正確的佈線策略是在第一層上沿X方向佈線，在第3層上沿Y方向佈線，在第四層上沿X方向佈線，依此類推。 直觀地看，第一層1和第3層是一對分層組合，第四層和第七層是一對分層組合，第八層和第十層是最後一對分層組合。 當需要改變佈線方向時，第一層上的訊號線應通過“通孔”到達第3層，然後改變方向。 事實上，可能並不總是能够做到這一點，但作為一個設計概念，必須盡可能多地遵循它。

類似地，當訊號路由方向改變時，它應該通過過孔從第8層和第10層或從第4層到第7層。 這種佈線確保了訊號正向路徑和環路之間的最緊密耦合。 例如，如果訊號在第一層上佈線，環路在第二層上佈線且僅在第二層上佈線，則第一層上的訊號通過“通孔”傳輸到第3層。 回路仍在第二層，以保持低電感、大電容和良好電磁遮罩效能的特點。

如果實際佈線不是這樣的呢？ 例如，第一層上的訊號線穿過過孔到達第十層，然後回路訊號必須從第九層找到接地層，回路電流必須找到最近的接地過孔（例如電阻器或電容器等元件的接地引脚）。 如果附近碰巧有這樣一條通道，你真的很幸運。 如果沒有這樣緊密的通孔，電感會變大，電容會减小，電磁干擾肯定會新增。

當訊號線必須通過過孔離開當前一對佈線層到其他佈線層時，應將接地過孔放置在過孔附近，以便環路訊號可以順利返回到適當的接地層。 對於第4層和第7層的分層組合，訊號回路將從電源層或地面層（即第5層或第6層）返回，因為電源層和地面層之間的電容耦合良好，且訊號易於傳輸。

多電源層設計

如果同一電壓源的兩個電源層需要輸出大電流，則電路板應佈置為兩組電源層和接地層。 在這種情況下，在每對電源層和接地層之間放置一層絕緣層。 通過這種管道，我們得到了兩對阻抗相等的電源母線，它們可以分割我們期望的電流。 如果功率層的堆疊導致阻抗不相等，分流將不均勻，瞬態電壓將大得多，EMI將急劇增加。

如果電路板上有多個不同值的電源電壓，則需要相應的多個電源層。 記住為不同的電源創建自己的成對電源和接地層。 在上述兩種情况下，在確定成對電源層和接地層在電路板上的位置時，請記住製造商對平衡結構的要求。

總結

鑒於工程師設計的大多數電路板都是厚度為62密耳的傳統印刷電路板，並且沒有盲孔或埋入式過孔，囙此本文對電路板分層和堆疊的討論僅限於此。 對於厚度差異較大的電路板，本文推薦的分層方案可能並不理想。 此外，帶有盲孔或埋孔的電路板的加工工藝不同，本文中的分層方法不適用。

厚度, via process and the number of layers in the circuit board 設計 不是解决問題的關鍵. 良好的分層堆疊是為了確保 權力 bus and minimize the transient voltage on the power layer or 地 layer. The key to shielding the electromagnetic field of the 訊號 and power supply. 理想的, there should be an insulating isolation layer between the 訊號 routing layer and the return 地 layer, and the pair預計起飛時間 layer spacing (or more than one pair) should be as small as possible. 基於這些基本概念和原則, 一種電路板，可始終滿足 設計 要求可以是 設計ed. 現在IC的上升時間很短，而且會更短, 本文討論的科技對於解决EMI遮罩問題至關重要.