PCB科技 - PCB EMI設計規範步驟簡介

印刷電路板電磁干擾 設計規範步驟

1.IC功率處理

1.1）確保每個IC電源引脚具有0.1UF去耦電容器。 對於BGA.晶片，在BGA的四個角落中有8個0.1UF和0.01UF的電容器。 特別注意為軌跡供電添加濾波電容器，如VTT。 這不僅對穩定性有影響，而且對電磁干擾也有很大影響。

2時鐘線的處理

2.1）建議先運行時鐘線。

2.2）對於頻率大於或等於66M的時鐘線，每條線的過孔數量不得超過2個，平均值不得超過1.5。

2.3）對於頻率小於66M的時鐘線，每條線的過孔數不得超過3個，平均值不得超過2.5

2.4）對於長度超過12英寸的時鐘線，如果頻率大於20M，過孔的數量不應超過2個。

2.5）如果時鐘線具有通孔，則在通孔相鄰位置的第二層（接地層）和第3層（電源層）之間添加旁路電容器，以確保在時鐘線改變後改變參攷層。 高頻電流回路（相鄰層）是連續的。 旁路電容器所在的功率層必須是通孔穿過的功率層，並盡可能靠近通孔。 旁路電容器和過孔之間的最大距離不應超過300MIL。

2.6）原則上，所有時鐘線不能通過島嶼。 這裡有四種穿越島嶼的場景。

2.6.1）跨島出現在動力島和動力島之間。 此時，時鐘線路由到第四層的背面，第3層（功率層）有兩個功率島，第四層必須穿過這兩個島。

2.6.2）電源島和地面島之間出現交叉島。 此時，時鐘線在第四層的背面佈線，第3層（電源層）的電源島中間有一個接地島，第四層必須穿過這兩個島。

2.6.3）土島和地層之間出現交叉島。 此時，時鐘線在第一層佈線，第二層（接地層）中間有一個接地島，第一層的佈線必須穿過接地島，這相當於接地線被中斷。

2.6.4）時鐘線下方沒有銅。 如果條件有限，不可能不穿過島嶼，請確保頻率大於或等於66M的時鐘線不穿過島嶼。 如果頻率低於66M的時鐘線穿過該島，則必須添加去耦電容器以形成鏡像路徑。 在兩個電源島之間放置一個0.1UF電容器，靠近島上的時鐘線。

2.7）當面臨兩個通孔和一個通島的選擇時，選擇一個通島。

2.8）時鐘線應距離輸入/輸出側板邊緣500MIL以上，且不得沿著輸入/輸出線運行。 如果不可能，時鐘線和輸入/輸出埠線之間的距離應大於50MIL。

2.9）當時鐘線位於第四層時，時鐘線的參攷層（電源平面）應嘗試向時鐘的電源平面供電。 參攷其他電源平面的時鐘越少越好。 此外，頻率大於或等於66M。時鐘線的基準功率平面必須是3.3V功率平面。

2.10）時鐘線的線間距應大於25MIL。

2.11）時鐘線連接時，進線和出線應盡可能遠。

2.12）當時鐘線連接到BGA和其他設備時，如果時鐘線改變層，請儘量避免BGA下的過孔。

2.13）注意每個時鐘訊號，不要忽略任何時鐘，包括音訊轉碼器的AC\U比特時鐘，尤其是FS3-FS0。 雖然它不是名字上的時鐘，但它實際上是一個時鐘，所以要小心。

2.14）時鐘晶片上拉和下拉電阻器應盡可能靠近時鐘晶片。

3.I/O埠處理

3.1）每個輸入/輸出埠（包括PS/2、USB、LPT、COM、SPEAK OUT、GAME）分為一個接地，最左側和最右側連接到數位接地，寬度不小於200MIL或3個通孔。 不要與其他地方連接。 數位連接。

3.2）如果COM2埠為引脚型，則應盡可能靠近輸入/輸出接地。

3.3）輸入/輸出電路EMI設備盡可能靠近輸入/輸出遮罩。

3.4）輸入/輸出埠的電源層和地面層分別孤島，底層和頂層應鋪設在地面上，訊號不允許通過孤島（訊號線直接從埠拉出，輸入/輸出埠不長距離佈線）。

4、注意事項

A. 設計工程師必須嚴格遵守 印刷電路板電磁干擾設計 specification. EMI工程師有權檢查. 如果 印刷電路板電磁干擾 設計規範 is violated and the EMI test FAIL is caused, 責任由設計工程師承擔.

B、電磁干擾工程師負責設計規範，並嚴格遵守PCB電磁干擾設計規範，但電磁干擾測試仍然失敗。 電磁干擾工程師負責提供解決方案，並將其總結在PCB電磁干擾設計規範中。

C、電磁干擾工程師負責每個週邊埠的電磁干擾測試，測試不得錯過。

D、每個設計工程師都有權對設計規範提出建議和質疑。 EMI工程師負責回答問題，並在通過實驗驗證後將設計規範添加到工程師的建議中。

E. EMI engineers are responsible for reducing the 印刷電路板成本 EMI 設計並减少使用的磁珠數量.