PCB科技 - PCB電路板，50歐姆

印刷電路板電路板, 50 ohm

When designing 印刷電路板電路板 圖畫, 許多工程師會向新手提出這個問題 印刷電路板 阻抗. 為什麼電路板中的常見單端接線默認由50歐姆控制，而不是40歐姆或60歐姆 ? 這是一個看似簡單卻不容易回答的問題. 在寫這篇文章之前, 我們還查閱了很多關於電路板阻抗的資訊.

為什麼很難回答？ 信號完整性問題本身就是一個權衡問題，囙此業內最著名的一句話是：“這取決於……” 這是一個沒有標準答案的問題。 今天，我將用一種簡單的方式總結這個問題的所有答案。 這也是一個介紹。 我希望更多的人能够從自己的角度總結出更多的相關因素。

1. 50歐姆有一定的歷史淵源. 這必須從標準電纜開始. 我們都知道，現代電子技術的很大一部分來自軍事, 慢慢地，軍隊變成了民用. 在微波應用的初始階段, 第二次世界大戰期間, 阻抗的選擇完全取決於使用需要. 隨著科技的進步, 為了在經濟性和方便性之間取得平衡，需要給出阻抗標準. 在美國, 最常用的導管由現有杆和水管連接. 51.5歐姆很常見, 但是轉接器/使用的轉換器為50歐姆至51歐姆.5歐姆； 它是為聯合陸軍和海軍解决的. 對於這些問題, 成立了一個名為JAN的組織, 這是後來的描述, 這是MIL專業開發的. 綜合考慮後, 最終選擇了50歐姆, 製造特殊導管並將其轉化為各種電纜. 標準. 此時, 歐洲標準為60歐姆. 不久之後, 受到像惠普這樣主導行業的公司的影響, 歐洲人也被迫改變, 囙此50歐姆最終成為行業標準. 它已成為一種慣例, 和 印刷電路板 連接到各種電纜最終需要符合阻抗匹配的50歐姆阻抗標準.

第二, 從實現 電路板生產, 50歐姆更容易實現. 根據之前的阻抗計算公式, 可以看出 印刷電路板電路板 impedance 那就是 too low requires a wider line width and a thin dielectric (or a larger dielectric constant), which is more difficult to satisfy in terms of space for the current high-density board; too high impedance It also requires a thinner line width and a thicker dielectric (or a smaller dielectric constant), 這不利於抑制電磁干擾和串擾. 同時, the reliability of processing for multi-layer boards and from the perspective of mass production will be relatively poor ; And the ordinary line width and dielectric thickness (4mil-6mil) of 50 ohms in the environment of commonly used 材料 meet the design requirements (as shown in the figure below for 阻抗計算), 而且很容易處理, 它慢慢成為默認選擇也就不足為奇了 .

印刷電路板電路板阻抗計算

第3，從損耗的角度來看，根據基本物理，可以證明50歐姆阻抗集膚效應損耗最小（摘自Howard Johnson博士的回復）。 通常，電纜的集膚效應損耗L（分貝）與總集膚效應電阻R（組織長度）除以特性阻抗Z0成正比。 總集膚效應電阻R是遮罩層和中間導體的電阻之和。 在高頻下，遮罩層的集膚效應電阻與其直徑d2成反比。 同軸電纜內導體的集膚效應電阻在高頻下與其直徑d1成反比。 囙此，總串聯電阻R與（1/d2+1/d1）成正比。 結合這些因素，給定d2和隔離資料的相應介電常數Er，可以使用以下公式來最小化集膚效應損耗。

電路板計算公式

從公式3中分離常數項（/60）*（1/d2），並使用有效項（（1+d2/d1）/ln（d2/d1））確定最小點。 仔細觀察僅由d2/d1控制的公式3的最小點，它與Er和固定值d2無關。 以d2/d1為參數，繪製L的圖。當d2/d1=3.5911時，獲得最小值。 假設固體聚乙烯的介電常數為2.25，d2/d1=3.5911，特性阻抗為51.1歐姆。 很久以前，無線電工程師為了方便起見，將該值近似為50歐姆，作為同軸電纜的最佳值。 這證明了在50歐姆左右，L是最小的。

最後，從電力效能的角度來看，綜合考慮後，50歐姆的優勢也是一種折衷。 純粹從印刷電路板軌跡的效能來看，低阻抗更好。 對於具有給定線寬的傳輸線，與平面的距離越近，相應的EMI將减少，串擾也將减少，並且不容易受到電容性負載的影響。 影響 然而，從全路徑的角度來看，需要考慮最關鍵的因素之一，即晶片的驅動能力。 早期，大多數晶片無法驅動印刷電路板電路板阻抗小於50歐姆的傳輸線，實現了更高阻抗的傳輸線。 這很不方便，囙此使用50歐姆阻抗作為折衷方案。

綜上所述：50歐姆作為行業預設值有其固有的優勢, 這也是經過綜合考慮後的折衷方案, 但這並不意味著必須使用50歐姆. 在許多情况下, 這取決於匹配. 介面, 例如75歐姆, 仍然是遠端通訊的標準. 一些電纜和天線使用75歐姆. 此時, a匹配 印刷電路板 需要線路阻抗. 此外, 有一些特殊的晶片可以通過提高晶片的驅動能力來降低傳輸線的阻抗，從而更好地抑制電磁干擾和串擾. 例如, 大多數Intel晶片需要37歐姆的阻抗控制, 42歐姆或更低. 我不會在這裡重複.