PCB科技 - PCB高頻板設計中的幾個常見問題

隨著電子技術的飛速發展和無線通訊科技在各個領域的廣泛應用, 高頻, 高速, 而高密度已逐漸成為現代電子產品的重要發展趨勢之一. 高頻訊號傳輸和高速數位化 PCB高頻板 向微孔移動並埋置/盲通孔, 細鋼絲, 以及均勻薄的電介質層. 高頻, 高速, 高密度, 多層PCB高頻板 設計科技已成為一個重要的研究領域. 基於多年的硬體設計工作經驗, 作者總結了一些高頻電路的設計技巧和注意事項，以供參考.

1 如何選擇 PCB高頻板?

PCB高頻板資料的選擇必須在滿足設計要求與大規模生產和成本之間取得平衡。 設計要求包括電力和機械部分。 在設計高速PCB高頻板（頻率大於GHz）時，這種資料問題通常更為重要。 例如，對於常用的FR-4資料，在幾個GHz的頻率下的介電損耗將對訊號衰减有很大影響，並且可能不合適。 就電而言，注意介電常數和介電損耗是否適合設計頻率。

2、如何解决高速設計中的信號完整性問題？

信號完整性基本上是阻抗匹配的問題。 影響阻抗匹配的因素包括信號源的結構和輸出阻抗、記錄道的特性阻抗、負載端的特性以及記錄道的拓撲結構。 解決方案是依靠接線端接和調整的拓撲結構。

3、如何避免高頻干擾？

The basic idea to avoid high-frequency (PCB高頻板) interference is to minimize the interference of 高頻（PCB高頻板) signal electromagnetic fields, which is the so-called crosstalk (Crosstalk). 可以新增高速訊號和類比信號之間的距離, 或添加接地保護/類比信號旁的分流道. 還要注意從數位接地到類比接地的雜訊干擾.

4、能否在接收端的差分線對之間添加匹配電阻？

接收端差分線對之間的匹配電阻通常是相加的，其值應等於差分阻抗的值。 這樣訊號質量會更好。

5、如何對只有一個輸出端子的時鐘訊號線進行差分接線？

要使用差分接線，信號源和接收端都是差分訊號是有意義的。 囙此，不可能對只有一個輸出端子的時鐘訊號使用差分佈線。

6、差分接線管道是如何實現的？

在差分對的佈局中，有兩點需要注意。 一是兩根導線的長度應盡可能長，二是兩根導線之間的距離（該距離由微分阻抗確定）必須保持恒定，即保持平行。 有兩種平行的管道，一種是兩條導線並排在同一層上，另一種是兩條導線在上下相鄰的兩層上（上下）。 通常，前者以更多的管道並行（並排，並排）實現。

7、為什麼差分對的接線應緊密且平行？

差分對的接線應適當閉合和平行。 所謂適當閉合是因為距離會影響差動阻抗的值，這是設計差動對的一個重要參數。 並行性的需要也是為了保持差分阻抗的一致性。 如果兩條線路突然遠近，差動阻抗將不一致，從而影響信號完整性

（信號完整性）和時間延遲（定時延遲）。

8、如何解决高速訊號人工接線與自動接線的衝突？

大多數强佈線軟件的自動路由器現在都設定了限制條件來控制纏繞方法和過孔數量。 不同EDA公司的捲繞機能力和約束設定項目有時會有很大差异。 例如，是否有足够的約束來控制蛇形纏繞的管道，是否控制差分對的軌跡間距，等等。 這將影響自動佈線的佈線方法是否符合設計師的想法。 此外，手動調整接線的難度也與捲揚機的能力絕對相關。 例如，跡線的推動能力、通孔的推動能力，甚至跡線對銅塗層的推動能力等。囙此，選擇具有强大繞線引擎能力的路由器是解決方案。

9、如何處理實際佈線中的一些理論衝突？

基本上，劃分和隔離類比/數位接地是正確的。 需要注意的是，訊號跡線不應盡可能穿過分割的地方（護城河），電源和訊號的回流路徑不應太大。

晶體振盪器是一種類比正回饋振盪電路。 要獲得穩定的振盪訊號，必須滿足環路增益和相位規格。 該類比信號的振盪規格很容易受到干擾。 即使使用groundguardtraces，也可能無法完全隔離干擾。 如果距離太遠，接地層上的雜訊也會影響正回饋振盪電路。 囙此，晶體振盪器和晶片之間的距離必須盡可能近。

的確, 高速佈線和EMI要求之間存在許多衝突. 但基本原理是，EMI添加的電阻和電容或鐵磁頭不會導致訊號的某些電力特性不符合規範. 因此, 最好使用排列痕迹和 PCB高頻板 解决或减少電磁干擾問題, 例如高速訊號進入內層. 最後, 電阻電容器或鐵磁頭方法用於减少對訊號的損壞.

是否可以使用微帶線模型計算功率平面上訊號線的特性阻抗？ 能否使用帶狀線模型計算電源和接地層之間的訊號？

對, 計算特性阻抗時, 電源平面和地平面都必須視為參攷平面. 例如, a 四層板：頂層電源層底層底層. 此時, 頂層的特性阻抗模型是以功率面為基準面的微帶線模型.