PCB部落格 - 高速PCB板設計中的傳輸線效應問題

高速過程 電路板 設計, 由於傳輸線效應, 將導致一些信號完整性問題. 如何處理? 這裡有四點要與大家分享：

1、嚴格控制關鍵網線長度

如果設計中存在高速過渡邊緣，則必須考慮傳輸線對PCB的影響問題。 這一問題在當今常用的具有非常高時鐘頻率的快速集成電路晶片中更為嚴重。 解决這個問題有一些基本原則：如果使用CMOS或TTL電路進行設計，工作頻率小於10MHz，佈線長度不應超過7英寸。 工作頻率為50MHz，接線長度不得超過1.5英寸。 如果工作頻率達到或超過75MHz，接線長度應在1英寸以內。 GaAs晶片的佈線長度應為0.3英寸。 如果超過此標準，則傳輸線有問題。

2.合理規劃跡線拓撲

解决傳輸線影響的另一種方法是選擇正確的路由路徑和終端拓撲。 佈線拓撲是指網絡電纜的佈線順序和佈線結構。 當使用高速邏輯器件時，除非軌跡分支長度保持較短，否則具有快速變化邊緣的訊號將被訊號幹線軌跡上的分支軌跡扭曲。 在正常情况下，PCB佈線使用兩種基本拓撲，即菊花鏈佈線和星形分佈。 對於菊花鏈佈線，佈線從驅動器開始，依次到達接收器。 如果串聯電阻器用於改變訊號特性，則串聯電阻器應靠近驅動端子。 在控制佈線的高次諧波干擾方面，菊花鏈佈線效果非常好。 然而，這種路由方法的路由率不容易100%路由。 在實際設計中，我們使菊花鏈佈線中的分支長度盡可能短，安全長度值應為：星形拓撲可以有效避免時鐘訊號的非同步問題，但在高密度PCB板上手動完成。 佈線非常困難。 使用自動外接器是實現星形接線的方法。 每個分支上都需要端接電阻器。 終端電阻器的值應與連接的特性阻抗匹配。 這可以通過手工或CAD工具計算，以計算特性阻抗值和終端匹配電阻值。 在上述兩個示例中使用了簡單的終端電阻器，但實際上可以使用更複雜的匹配終端。 一種選擇是RC匹配終止。 RC匹配終端可以降低功耗，但只能在訊號操作相對穩定時使用。 該方法適用於匹配時鐘線訊號。 缺點是RC匹配終端中的電容會影響訊號的形狀和速度。 串聯電阻匹配終端不會產生額外的功耗，但會降低訊號傳送速率。 這種方法用於匯流排驅動電路，其中時間延遲影響很小。 串聯電阻匹配終端的優點在於，它可以减少所用元件的數量和電路板上的佈線密度。 一種方法是分離匹配端子，其中匹配部件需要放置在接收端附近。 優點是它不會降低訊號，並且很好地避免了雜訊。 通常用於TTL輸入信號（ACT、HCT、FAST）。 此外，還必須考慮終端匹配電阻器的封裝類型和安裝類型。 通常，SMD表面貼裝電阻器的電感低於通孔元件，囙此SMD封裝元件成為。 如果您選擇普通的串聯電阻器，也有兩種安裝方法：垂直和水准。 在垂直安裝方法中，電阻器的一個安裝引脚非常短，這可以降低電阻器和電路板之間的熱阻，並使電阻器的熱量更容易散發到空氣中。 但是較長的垂直安裝將新增電阻器的電感。 由於安裝較低，水准安裝具有較低的電感。 然而，過熱電阻器將漂移，在最壞的情况下，電阻器將成為開路，導致PCB跡線終端匹配失敗，並成為潜在的故障因素。

3.抑制電磁干擾的方法

信號完整性問題的良好解決方案將提高PCB板的電磁相容性（EMC）。 確保PCB板具有良好的接地非常重要。 使用具有接地平面的訊號層是複雜設計的非常有效的方法。 此外，製造電路板外層的訊號密度也是减少電磁輻射的好方法。 這種方法可以通過使用“表面積層”科技“積層”設計來製造PCB板來實現。 表面積層通過添加薄絕緣層和微通孔的組合來實現，用於在公共工藝PCB板上穿透這些層。 電阻器和電容器可以埋在表面層下，每組織面積的跡線密度將幾乎翻一番，囙此可以减少PCB板的體積。 PCB板面積的减少對跡線的拓撲結構有巨大影響，這意味著電流回路减少，分支跡線長度减少，電磁輻射與電流回路的面積近似成比例； 同時，小體積特性意味著可以使用高密度鉛封裝器件，這反過來减少了導線長度，减少了電流回路，並提高了電磁相容性。

4.可使用的其他科技

以减少集成電路晶片的電源上的電壓的瞬態過沖, 應在集成電路晶片中添加去耦電容器. 這有效地消除了電源故障的影響，並减少了印刷電路板上電源回路的輻射. 當去耦電容器直接連接到集成電路的功率管腿而不是功率平面時, 其平滑故障的效果是：. 這就是為什麼有些設備的插座上有去耦電容器, 而另一些要求去耦電容器充分靠近裝置. 任何高速和大功率設備應盡可能放置在一起，以减少電源電壓的瞬態過沖. 沒有動力飛機, 長電源跡線可以在訊號和回路之間創建回路, 成為輻射源和敏感電路. 軌跡形成不穿過同一網絡電纜或其他軌跡的回路的情况稱為開環. 如果回路穿過同一網線的其他跡線, 形成閉環. 在這兩種情况下都會產生天線效果（有線天線和環形天線）。天線向外部產生EMI輻射, 而且它本身也是一個敏感電路. 閉合環路是必須的，因為它產生的輻射與閉合環路的面積近似成比例 PCB板.