PCB部落格 - 變流器中PCB板佈局電感對效率的影響

隨著電腦行業向能够在1V下提供高達200A的DC-DC轉換器邁進, PCB電路板 佈局科技需要滿足這一具有挑戰性的新興轉換器的要求. 比較各種佈線缺陷的影響, 我們關注電路中寄生電感的影響, 尤其是那些與源相關的, 排水, 開關MOSFET的及閘. 我們建造了一個 PCB板 用於測試接收12V DC並將其轉換為1的DC-DC轉換器.3V和高達20A的輸出. 我們使用挿件板進行組裝，可以單獨或隨時同時更改每個MOSFET電極的電感. 我們選擇使用電感值作為專業設計的2英寸電路板總電感的百分比, 而不是實際值，因為佈線人員只知道特定軌跡的長度，而不一定知道其電感值.

測試設計

我們使用轉換器效率來量測這些寄生電感的有效性。 這是因為效率是衡量DC-DC變換器效能的標準。 測試分為以下幾個部分：調整MOSFET漏極、源極和柵極的每個電感值的比例係數，並通過量測轉換效率來觀察對同步整流器的影響。 通過以上任意二者的結合，瞭解它們之間的關係。 電感測試板的電感為43nH，通常設定為0%、25%、50%和100%。 在我們的實驗中，電感測試板上的寄生電阻幾乎沒有影響，可以忽略不計。 由於寄生電感的有害影響取決於頻率，我們在3個預設開關頻率下進行了實驗：300kHz、600kHz和1MHz。 這讓我們看到，未來從正常開關頻率轉移到更高頻率的設計將有多麼重要。 我們都知道，在功率電路中，所有記錄道的長度必須保持較短，以避免電壓和電流振鈴，减少電路板的整體電磁干擾，並避免對電路中“更穩定”的元件（尤其是類比控制電路和相關元件）產生負面影響。 此外，參攷資料表明，控制MOSFET的源電感對源電流下降時間的新增具有非線性影響，導致更高的功耗和更低的轉換效率。 除上述現象外，源電感還可能在開關節點處引起振鈴。

測試電路和電路板

所使用的電路是在開環中運行的同步整流拓撲。 這是為了排除控制回路可能對電路效能產生的任何影響，並使我們能够專注於功率轉換效率，尤其是MOSFET效能。 我們知道，高電感條件會導致嚴重的振鈴，尤其是在開關節點。 選擇能够承受這種振鈴而不會產生不利影響的柵極驅動器IC。 這種四層電路板使用兩盎司銅資料，內部兩層是接地和電源層。 接線時應遵守良好接線的所有規則。

柵極電感的影響

在300kHz的開關頻率下，柵極電感對效率幾乎沒有影響。 在600kHz的開關頻率下，柵極電感的影響更加明顯，在20A時效率變化1.2%。 在1MHz時，效率下降幾乎完全消失。 我們尚未調查這一原因，可以猜測共振因數抵消其損失的概率為50%。 應進一步研究MOSFET柵極驅動的諧振現象。 我們觀察到柵極電感對控制和同步MOSFET的效率幾乎沒有影響。

源電感的影響

源電感對效率有更顯著的影響。 在某些情况下，我們必須在達到電流之前中止測試，因為MOSFET的溫度高於130℃。 圖5顯示了控制MOSFET研究的結果。 對這些結果的仔細檢查表明，在300kHz的頻率和100%的電感下，由於MOSFET的溫度超過130°C，DC-DC轉換器不能在全20A下工作。 同樣可以在50%電感、600kHz和1MHz下找到。 觀察到由於源電感導致的效率下降比沒有源電感時更嚴重。 當電感為50%，電流為15A時，即使在300 kHz的開關頻率下，效率也會降低7%。 當電感為100%時，效率下降到11%。 在600kHz和1MHz的開關頻率下，與沒有源電感的情况相比，這種影響更為明顯，效率下降更為嚴重。 顯然，即使是低源電感也會降低效率，尤其是在開關頻率為600kHz時。

漏電感的影響

漏電感可能會導致嚴重的振鈴，這可能足以導致MOSFET在極端條件下擊穿（圖3）。 這也會對效率產生不利影響。 效率是負載電流和不同頻率下漏感的函數。 此外，可以觀察到以下結果：當電流為15A、300kHz和50%電感時，我們必須中止測試，因為MOSFET的溫度超過130„ƒ。 在相同的頻率下，100%電感，我們無法獲得任何讀數，因為鈴聲太嚴重了。 在300kHz、12A時，50%的漏電感的效率比0%低7%。 由於MOSFET的高溫，測試不能在15A以上進行。 在600kHz、12.5A時，50%的漏電感效率比0%低8.5%。 由於MOSFET溫度過高，無法在12.5A以上進行測試。 在1MHz時，由於MOSFET的高溫，無法在5A以上進行測試。

栅源電感的影響

較大的源電感將顯著降低效率。 效率與柵極電感的基本關係已被證明。 當與較小的源電感相結合時，整體情况變得非常清楚-較大的柵極電感必然導致較大的功率損耗。 對這一結果的解釋需要進一步研究。 我們現在可以說明，在電路板的合理電感值範圍內，必須降低漏電感和源電感，以確保高變流器效率。 類比結果如下：柵極和源極電感與MOSFET的柵極-源極電容諧振。 當HS-FET關閉柵極源時，電容器通過這些感應路徑放電。 MOSFET關閉後，電感將迫使柵極電流繼續流動，並對柵極源極電容反向充電。 該電荷將以相同的管道再次放電，並反轉HS-FET的栅源電壓。 根據傾角，HS-FET可以在發生巨大短路時再次開啟。 這種效應在如此高的柵極電感下變得嚴重。 在某些情况下，甚至可以看到第二次短路效應。 作為諧振電路的一部分，源電感也可以以第二種管道起作用。 當發生短路電流時，源電感限制短路電流的di/dt（電流隨時間的變化率），從而限制損耗。 源電感還導致對柵極源電壓的負反饋，並限制短路。 這些效應尤其發生在寄生柵極電感較高的地方。 為了提高效率，應該通過設計來避免這種影響，也就是說，必須仔細設計柵極電感以使其最小化。

源HS-源LS電感的影響

我們研究了寄生源電感的位置對效率的影響。 囙此，在相同數量的寄生源電感回路中，控制場效應管比同步場效應管對其效率的影響更大。 出現這種現象的原因是，慢開關控制FET會導致額外的開關損耗，因為在轉換過程中，控制FET的VDS高於同步FET的VDS（同步FET的正向壓降很小）。 此外，寄生電感對場效應管柵極-漏極電壓的迴響對整個HS-FET漏電流有顯著影響。 相比之下，寄生源電感對LS-FET漏電流的影響只是部分，因為它可以被同步FET的體二極體繞過。

並聯MOSFET的效應

當MOSFET並聯時, 在許多情况下，每個單獨的MOSFET環路不太可能具有相同的寄生. 我們研究了MOSFET漏環中附加電感對效率的影響. 我們通過實驗證明了寄生電感對DC-DC變換器中開關mosfet效率的不利影響. 結論如下：源電路中的電感影響嚴重, 其次是漏極電路中的類似電感. 在我們的試驗板上, 我們沒有發現與柵極電路電感有關的嚴重影響. 效率的降低與變流器的開關頻率密切相關. 效率的降低與負載電流有很大關係. 在源極和漏極電路中存在寄生電感的情况下, 負載電流越大, 效率下降越大. 在當今的DC-DC變換器應用中, 佈線電力系統PCB時必須特別小心, 尤其是開關MOSFET. 使用多層板的優點之一是通過在各層中注入盡可能多的電流來减少寄生電阻和電感. 這减少了電阻損耗和寄生電感引起的損耗. 設計高頻DC-DC變換器時, 源極和漏極電路存在許多寄生電感問題. 第一個是封裝電感, 使用最近推出的低電感封裝進行開關MOSFET是可行的. 第二項是電機的寄生電感 PCB板, 必須使用多層 PCB板 减少軌跡電感. 這使得設計者可以使用更少的電容器來實現更快的動態響應和成功的高頻設計. 設計無法避免的寄生電感應移入同步FET回路，因為同步FET回路中的電感對整體效率的影響小於控制FET回路中的電感. 注：在低占空比下, 同步場效應管回路中的寄生電阻可以顯著降低效率. Complex trade-offs need to be made in the design (trace width, 銅厚度, 有效回路範圍, 偏置, 等.). 避免並聯MOSFET. 並聯替換MOSFET的方法是添加額外的相位或使用更好的MOSFET. 如果無法避免並聯, 對於並聯MOSFET, 在設計中必須保證電力對稱性，以獲得相同的電流分佈和相同的開關時間 PCB板.