PCB部落格 - PCB板堆疊在控制EMI輻射中的作用

本文從一個基本的 PCB電路板 並討論了分層佈局的作用和設計技巧 PCB板 電磁干擾輻射控制中的疊加. 有許多方法可以解决電磁干擾問題. 現代電磁干擾抑制方法包括：使用電磁干擾抑制塗層, 選擇合適的EMI抑制備件和EMI模擬設計.

電源匯流排

在集成電路的功率引脚附近合理放置具有適當容量的電容器可以使集成電路的輸出電壓跳變更快。 然而，問題並沒有就此結束。 由於電容器的頻率回應有限，囙此無法產生在整個頻帶上清潔驅動集成電路輸出所需的諧波功率。 此外，電源母線上產生的瞬態電壓將在去耦路徑的電感上產生壓降，這些瞬態電壓是共模EMI干擾的主要來源。 我們應該如何解决這些問題？ 在我們電路板上的集成電路的情况下，集成電路周圍的功率平面可以被認為是一個良好的高頻電容器，它可以收集離散電容器洩漏的能量，這些電容器提供高頻能量以獲得清潔的輸出。 此外，良好電源層的電感應較小，囙此由電感合成的瞬態訊號也較小，從而减少共模電磁干擾。 當然，從電源層到IC電源引脚的連接必須盡可能短，因為數位信號的上升沿越來越快，它直接連接到IC電源引脚所在的焊盤，這將單獨討論。

為了控制共模電磁干擾，功率平面必須是一對設計合理的功率平面，以便於解耦，並具有足够低的電感。 有人可能會問，它有多好？ 這個問題的答案取決於電源的分層、層間的資料和工作頻率（即，集成電路上升時間的函數）。 通常，功率層的間距為6mil，中間層為FR4資料，功率層每平方英寸的等效電容約為75pF。 顯然，層間距越小，電容越大。 上升時間在100到300ps之間的器件並不多，但按照現時集成電路的發展速度，上升時間在100到300ps之間的器件將占很大比例。 對於上升時間為100到300ps的電路，3mil層間距將不再適用於大多數應用。 當時，有必要使用層間距小於1密耳的分層科技，並用介電常數非常高的資料替換FR4電介質資料。 現在，陶瓷和陶瓷可以滿足100到300ps上升時間電路的設計要求。 儘管未來可能會採用新的資料和方法，但對於現時常見的1到3ns上升時間電路、3到6mil層間距和FR4電介質資料，通常足以處理高端諧波並將瞬態保持在足够低的水准，也就是說，共模EMI可以降到非常低的水准。 本文中給出的PCB板分層堆棧設計示例將假設層間距為3到6密耳。

電磁遮罩

從訊號路由的角度來看，一個好的分層策略應該是將所有訊號跟踪放置在靠近電源或接地層的一層或幾層上。 對於電源，一個好的分層策略應該是電源層與地面層相鄰，並且電源層與地面層之間的距離盡可能小，這就是我們所稱的“分層”策略。

PCB板堆疊

什麼堆疊策略有助於遮罩和抑制電磁干擾？ 以下分層堆疊方案假設電源電流在單層上流動，並且單個電壓或多個電壓分佈在同一層的不同部分。 多功率平面的情况將在後面討論。

1）4層板：4層板設計存在幾個潜在問題。 首先，對於厚度為62密耳的傳統四層板，即使訊號層在外層，電源層和接地層在內層，電源層和接地層之間的距離仍然過大。 如果有成本要求，考慮以下兩種替代傳統4層板的方法。 這兩種解決方案都可以提高EMI抑制效能，但只有當電路板上的元件密度足够低並且元件周圍有足够的面積（放置所需電源銅層的地方）時。 PCB的外層是接地層，兩個中間層是訊號/功率層。 訊號層上的電源佈線具有較寬的軌跡，這使得電源電流的路徑阻抗較低，並且訊號微帶路徑的阻抗也較低。 從電磁干擾控制的角度來看，這是一種現有的4層PCB板結構。 在第二種方案中，外層接收電源和接地，中間兩層接收訊號。 與傳統的4層板相比，該方案的改進較小，層間阻抗與傳統的4層板一樣差。 如果要控制軌跡阻抗，上述疊加方案需要非常小心地在電源和接地銅島下佈線軌跡。 此外，電源或接地層上的銅島應盡可能緊密地互連，以確保直流和低頻連接。

2）6層板：如果4層板上的組件密度相對較大，則使用6層板。 然而，6層板設計中的一些堆疊方案不足以遮罩電磁場，對降低功率母線的瞬態訊號幾乎沒有影響。 下麵討論兩個示例。 例如，電源和接地分別位於第二層和第五層。 由於電源銅包層的高阻抗，非常不利於控制共模EMI輻射。 然而，從訊號阻抗控制的角度來看，這種方法是相當正確的。 第二個示例將電源和接地分別放置在第3層和第4層。 該設計解决了電源銅包層阻抗的問題。 由於第1層和第6層的電磁遮罩效能較差，差模EMI新增。 如果兩個外層上的訊號線數量較少且軌跡長度較短（小於訊號諧波波長的1/20），則該設計可以解决差模EMI問題。 通過用銅填充外層上的非元件和非跡線區域並將覆銅區域接地（每1/20波長為一個間隔），差模EMI的抑制效果特別好。 如前所述，銅區域應在多個點連接到內部接地層。 一般的高性能六層板設計通常將第一層和第六層安排為地面層，第3層和第四層負責電源和地面。 由於電源和接地層之間有兩個中心雙微帶訊號線層，囙此EMI抑制效果極佳。 這種設計的缺點是只有兩層痕迹。 如前所述，如果外層跡線較短，並且銅放置在無跡線區域，則可以使用傳統的6層板實現相同的堆疊。 另一個6層電路板佈局是訊號、接地、訊號、電源、接地、訊號，這可以實現信號完整性設計所需的環境。 訊號層與地平面相鄰，電源和地平面成對。 顯然，缺點是層的堆疊不平衡。 這通常會給製造業帶來麻煩。 解决這個問題的辦法是用銅填充第3層的所有空白區域。 如果第3層的銅密度在銅填充後接近電源層或接地層，則該電路板可以鬆散地算作結構平衡的電路板。 銅填充區域必須連接到電源或接地。 連接過孔之間的距離仍然是1/20波長，不一定在任何地方，但理想情况下應該連接。

3）10層電路板：由於多層電路板之間的絕緣隔離層非常薄，囙此10層或12層電路板各層之間的阻抗非常低。 只要分層和疊加沒有問題，就完全可以獲得良好的信號完整性。 製造厚度為62密耳的12層板更為困難，能够加工12層板的製造商也不多。

由於訊號層和環路層之間總是有一個絕緣層，囙此在10層板設計中分配中間6層來路由訊號線的解決方案是不可行的。 此外，重要的是使訊號層與環路層相鄰，即電路板佈局為訊號、接地、訊號、訊號、電源、接地、訊號、訊號、接地、訊號。 該設計為訊號電流及其回路電流提供了良好的通路。 正確的路由策略是沿X方向路由第一層，沿Y方向路由第3層，沿X方向路由第四層，等等。直觀地看，第1層和第3層是一對分層組合，第4層和第7層是一對分層組合，第8層和第10層是一對分層組合。 當需要改變記錄道的方向時，第一層上的訊號線應該是“通孔”到第3層，然後改變方向。 在實踐中，可能並不總是可能做到這一點，但作為一個設計概念，請嘗試遵守它。 同樣，當訊號的路由方向改變時，它應該通過從第8層和第10層或從第4層到第7層的過孔。這種路由確保訊號的前向路徑和返回路徑之間的緊密耦合。 例如，如果訊號在第1層上佈線，環路在第2層上佈線，並且僅在第2層上佈線，即使第1層上的訊號通過“通孔”到達第3層，其環路仍在第2層上，囙此保持低電感、高電容和良好的電磁遮罩效能。 如果實際佈線不是這樣的呢？ 例如，第一層上的訊號線穿過通孔到達第十層。 此時，回路訊號必須從第九層找到接地層，回路電流需要找到最近的接地通孔（例如電阻或電容器等元件的接地引脚）。如果附近碰巧有這樣的通孔，你真的很幸運。 如果沒有這樣緊密的通孔，電感會新增，電容會减少，電磁干擾肯定會新增。 當訊號線必須通過過孔離開電流對佈線層到其他佈線層時，應將接地過孔放置在過孔附近，以便環路訊號能够順利返回到適當的接地層。 對於第4層和第7層分層組合，訊號回路將從功率層或地面層（即第5層或第6層）返回，因為功率層和地面層之間的電容耦合良好，並且訊號易於傳輸。

多功率層設計

如果同一電壓源的兩個電源平面需要輸出大電流，則電路板應佈置在兩組電源平面和接地層中。 在這種情況下，在每對電源和接地層之間放置絕緣層。 通過這種管道，我們得到了兩對阻抗相等的電源母線，我們希望將電流平均分配。 如果功率平面的堆疊產生不等阻抗，分流將不均勻，瞬態電壓將大得多，電磁干擾將顯著增加。 如果電路板上有多個具有不同值的電源電壓，則需要多個電源平面，請記住為不同的電源創建自己的成對電源和接地層。 在上述兩種情况下，在確定匹配電源和接地層在電路板上的位置時，請記住製造商對平衡結構的要求。

總結

考慮到大多數工程師將電路板設計為厚度為62密耳、無盲孔或埋入式過孔的傳統印刷電路板, 關於董事會層和董事會的討論僅限於此。對於厚度差异過大的板, 本文推薦的分層方案可能並不理想. 此外, 具有盲孔或埋入式過孔的電路板的處理管道不同, 本文中的分層方法不適用. 這個 thickness, 過孔工藝和電路板在電路板中的層數, 設計不是解决問題的關鍵. 良好的分層堆疊是為了確保電源母線的旁路和去耦, 使電源面或接地層上的瞬態電壓不受影響. 遮罩訊號和功率電磁場的關鍵. 理想的, 訊號跟踪層和其返回接地層之間應該有一個絕緣隔離層, and 這個 配對層間距（或一對以上）應盡可能小。基於這些基本概念和原則, PCB板 可以始終滿足設計要求.