PCB部落格 - 編寫PCB板設計規則檢查器提示

本文描述了一種系統的方法來編寫 PCB電路板 設計 rule checker (DRC). 使用原理圖生成工具獲得PCB設計後, 可以運行DRC來查找任何違反設計規則的情况. 在開始後續處理之前，必須完成這些操作, 開發原理圖生成工具的開發人員必須提供大多數設計師易於訪問的DRC工具.

編寫自己的PCB設計規則檢查器有很多優點. 雖然設計檢查器沒有那麼簡單, 這不是不可能的, 因為任何熟悉現有程式設計或指令碼語言的設計師都可以設計檢查器. 這份工作的優點是不可估量.

然而, 市場上銷售的通用工具通常不够靈活，無法滿足特定的設計需求. 因此, 客戶必須向DRC工具開發人員反映新的功能需求, 這通常需要一定的金錢和時間, 尤其是當需求不斷更新時. 幸運地, 大多數工具開發人員為客戶提供了一種方便的管道來編寫自己的DRC，以滿足特定需求. 然而, 這一强大的工具尚未得到廣泛認可或使用. 本文提供了使用DRC工具獲取利益的實用指南.

由於DRC必須穿過 PCB板 design, 包括每個符號, 每個pin碼, 每個網絡, 每個内容, 如果必要的話, 創建無限數量的“附加”檔案. 如第4節所述.0, DRC可以標記任何違反設計規則的微小偏差. 例如, 隨附檔案之一可能包含設計中使用的所有去耦電容器. 如果電容器數量低於或高於預期值, a red mark will be marked [1] where there may be a power line dv/dt問題. 這些側檔案可能是必要的, 但並非任何商業DRC工具都一定能够創建它們.

DRC的另一個優點是可以輕鬆更新以適應新的設計特性, 例如那些可能影響設計規則的因素. 此外, 一旦在該領域獲得足够的經驗, 可以實現許多其他功能.

例如, 如果你能寫自己的DRC, then you can write your own bill of 材料 (BOM) creation tool, 它可以更好地處理特定的用戶需求, such as how to obtain device "extra hardware" that is not itself part of the schematic database (eg socket, 散熱器, or screwdriver). 或者, 設計者可以在設計環境中靈活地編寫自己的Verilog網表分析器, 例如，如何獲取特定設備的Verilog模型或時間檔案. 事實上, 由於DRC遍歷整個設計電路圖, 可以收集所有有效資訊以輸出類比和/或PCB設計Verilog網表分析所需的BOM.

不提供任何程式碼就討論這些主題有點牽強, 囙此，我們將使用電路圖採集工具作為示例. 本文使用由Mentor Graphics開發的ViewDraw工具, 連接到PADS Designer產品線. 此外, 我們採用了ViewBase工具, 可以調用以訪問ViewDraw資料庫的簡化C常式庫. 使用ViewBase工具, 設計者可以輕鬆使用C/C language to write a complete and efficient DRC tool for ViewDraw [2] [3]. 需要注意的是，這裡討論的基本原則同樣適用於任何其他PCB原理圖工具.

input file
此外 to the circuit diagram database, DRC還需要一些輸入檔案來描述需要處理的特定情况, 例如，使用有效的電網名稱自動連接到電源平面. 例如, 如果電網命名為power, then the power plane will be automatically connected to the power plane using the backend package device (as applicable for ViewDrawpcbfwd). 下麵給出了一個輸入檔案清單，這些檔案必須放置在固定的全域位置，以便DRC能够自動查找和讀取, 然後在運行時將這些資訊存儲在DRC中.

檔案legal\u pwr\u net\u name是可選的, 該檔案包含電源訊號的所有合法網絡名稱, 例如VCC, V3_3P和VDD. 印刷電路板內佈局/佈線工具, 名稱需要區分大小寫. 通常地, VCC與VCC或VCC不同. VCC可以是5.0V電源, V3\u 3P可以是3.3V電源. * The file legal_pwr_net_name is optional, 由於後端包裝器設備設定檔通常必須包含一組合法的電力線網絡名稱. 如果使用Cadence Design Systems Allegro路由工具, pcbfwd檔名為allegro.cfg and has the following entry parameters:

Ground: VSS CGND GND GROUND
Power supply: VCC VDD VEE V3_3P V2_5P 5V 12V
If the DRC can read the allegro.直接使用cfg檔案, 代替legal_pwr_net_name, it will get better results (ie less chance of introducing errors).

某些符號必須具有外部電源線管脚，因為這些符號未連接到常規電源線層. 例如, ECL設備的VCC引脚可以連接到VCC或接地； 其V形銷可以接地或-5.0V平面. In addition, 電源線引脚也可以在到達電源線層之前連接到濾波器.

電源線引脚通常不外部連接到設備符號. 相反, an attribute of the symbol (called SIGNAL here) describes which pin is a power or ground pin and describes the net name that the pin should be connected to.
SIGNAL = VCC:10
SIGNAL=GROUND:20

The DRC can read this property and ensure that the net name is saved in the legal_pwr_net_name file, 如果網絡名稱未包含在legal_pwr_net_名稱中，則電源引脚將不會連接到電源平面, 這確實是一個嚴重的問題 PCB板.