PCB部落格 - PCB板質量驗證的串擾測量方法

隨著數位系統在通信、視頻、網絡和電腦技術領域的運行速度不斷提高，對此類系統中印刷電路板質量的要求也在新增。 面對訊號頻率的提高和脈衝上升時間的縮短，早期的PCB板設計已經無法保證系統性能和工作要求。 在當前的PCB板設計中，我們需要使用傳輸線理論來對PCB板及其組件（邊緣連接器、微帶線和組件插座）進行建模。 只有充分瞭解PCB上串擾的形式、機制和後果，並使用相應的科技來抑制串擾，才能幫助我們提高包括PCB在內的系統的可靠性。 本文側重於PCB板的設計，但相信本文中討論的內容在電纜和連接器表徵等其他應用中也會有用。 PCB設計者關注串擾現象，因為它會導致效能問題，如雜訊水准新增、不需要的尖峰、數據邊緣的抖動和意外的訊號反射。 這些問題中的哪一個會影響PCB的設計取決於許多因素，例如板上使用的邏輯電路的特性、板的設計、串擾模式（反向或正向）以及干擾線和被干擾的。 電線兩側的終端。 下麵提供的資訊可以幫助讀者提高對串擾的理解和研究，從而减少串擾對設計的影響。

串擾的研究方法為了最大限度地减少PCB板設計中的串擾，我們必須在容抗和感抗之間找到平衡，並努力達到額定阻抗值，因為PCB板的可製造性要求很好地控制傳輸線阻抗。 電路板設計完成後，板上的組件、連接器和終端將决定串擾類型對電路效能的影響程度。 使用時域量測，通過計算拐角頻率和理解PCB板串擾（PCB板上的串擾）模型，可以幫助設計者設定串擾分析的邊界。 時域測量方法為了量測和分析串擾，可以使用頻域科技來觀察頻譜中時鐘的諧波分量與這些諧波頻率下的EMI值之間的關係。 然而，數位信號邊緣的時域量測（從信號電平的10%上升到90%所需的時間）也是量測和分析串擾的一種手段，時域量測具有以下優點：速度或上升時間直接訓示訊號中每個頻率分量的高度。 囙此，由訊號邊緣定義的訊號速度（即上升時間）也有助於揭示串擾的機制。 上升時間可以直接用於計算拐角頻率。 本文將使用上升時間測量方法來描述和量測串擾。 拐點頻率為了確保數位系統的可靠運行，設計者必須研究並驗證電路設計在拐點頻率以下的效能。 數位信號的頻域分析表明，高於拐點頻率的訊號被衰减，囙此它們對串擾沒有實質性影響，而低於拐點頻率的訊號包含足够的能量來影響電路操作。 拐點頻率的計算方法為：fknee=0.5/trisePCB板串擾模型。本節中提出的模型為研究不同形式的串擾提供了一個平臺，並說明了兩條微帶線之間的互阻抗如何導致PCB上的串擾。 相互阻抗沿著兩條跡線均勻分佈。 當數位門碰到串擾線的上升沿並沿著跡線傳播時，就會發生串擾：1）互電容Cm和互感Lm都會將電壓耦合或“串擾”到相鄰的受擾線。2）串擾電壓以窄脈衝的形式出現在受擾線上，其寬度等於脈衝在干擾線上的上升時間。3）在受擾線上，串擾脈衝被一分為二，然後開始在兩個相反的方向上傳播。 這將串擾分為兩部分：沿原始干擾脈衝的傳播方向傳播的正向串擾和沿與信號源相反的方向傳播的反向串擾。 串擾的類型和耦合機制基於前面討論的模型，下麵描述串擾的耦合機制，並討論兩種類型的串擾，正向和反向。 電路中的互電容引起的干擾機制：當干擾線上的脈衝到達電容器時，一個窄脈衝將通過電容器耦合到被干擾的線路。 耦合脈衝的幅度由互電容的大小决定。 然後，耦合脈衝一分為二，並開始沿著受擾線在兩個相反的方向上傳播。 電感或變壓器耦合機制電路中的互感會引起干擾，使得在干擾線上傳播的脈衝將為出現電流尖峰的下一個位置充電。 該電流尖峰產生磁場，然後在受干擾的導線上感應出電流尖峰。 變壓器在受擾線路上產生兩個極性相反的電壓尖峰：負尖峰向前傳播，正尖峰向後傳播。反向串擾由上述模型引起的電容和電感耦合串擾電壓在受擾導線的串擾位置具有相加效應。 由此產生的反向串擾具有以下特性：反向串擾是兩個相同極性的脈衝之和。 由於串擾位置隨著干擾脈衝的邊緣傳播，反向干擾在被干擾線的源端表現為低電平、寬脈衝訊號，其寬度對應於跡線的長度。 反射的串擾幅度與干擾線脈衝上升時間無關，但取決於互阻抗值。正向串擾重申，電容和電感耦合的串擾電壓在受害線的串擾位置累積。 正向串擾包括以下一些特性：正向串擾是兩個反向極性脈衝的總和。 由於極性相反，結果取決於電容和電感的相對值。 前向串擾以寬度等於侵略者脈衝上升時間的窄尖峰的形式出現在受害者線的末端。 前向串擾取決於干擾脈衝的上升時間。 上升沿越快，振幅越高，寬度越窄。 前向串擾幅度也取決於對長度：當串擾位置沿著侵略者脈衝的邊緣傳播時，受害者導線上的前向串擾脈衝將獲得更多的能量。儀器和設定為了在實驗室中有效地量測串擾，應使用量測頻寬為20 GHz的寬帶示波器，並由高品質脈衝發生器驅動被測電路，該脈衝發生器輸出一個上升的脈衝