精密PCB製造、高頻PCB、高速PCB、標準PCB、多層PCB和PCB組裝。
PCB部落格

PCB部落格 - 基於PROTEL的高速PCB板設計

PCB部落格

PCB部落格 - 基於PROTEL的高速PCB板設計

基於PROTEL的高速PCB板設計

2022-02-24
View:560
Author:pcb

在高速印刷電路板設計過程中,使用PROTEL設計軟體時需要注意的一些與佈局和佈線相關的原則,提供了一些實用且經過驗證的高速電路佈局和佈線科技,改進了高速電路板設計。 可靠性和有效性。 結果表明,該設計縮短了產品開發週期,提高了市場競爭力。 隨著電子系統設計的複雜性和集成度的大幅提高,時鐘速度和器件上升時間越來越快,高速電路設計已成為設計過程的重要組成部分。 在高速電路設計中,電路板上的電感和電容可以使導線等效於傳輸線。 端接組件的放置不當或高速訊號的佈線不當會導致傳輸線效應問題,導致系統輸出不正確的數據、電路操作不當,甚至根本不操作。 基於傳輸線模型,可以得出結論,傳輸線會給電路設計帶來訊號反射、串擾、電磁干擾、電源和接地雜訊等不利影響。 為了設計出能够可靠工作的高速PCB板,必須充分仔細地考慮設計,解决佈局和佈線過程中可能出現的一些不可靠問題,縮短產品開發週期,提高市場競爭力。

PCB板

2.高頻系統的佈局設計在電路的PCB板設計中,佈局是一個重要環節,佈局結果的質量將直接影響佈線效果和系統的可靠性,這在整個印刷電路板設計中既費時又困難。 高頻PCB板的複雜環境使得很難將所學的理論知識用於高頻系統的佈局設計。 它要求佈局人員必須具有豐富的高速PCB板製作經驗,以避免設計過程。 繞行,提高電路工作的可靠性和有效性。在佈局過程中,應綜合考慮機械結構、散熱、電磁干擾、未來佈線的便利性和美觀性。 首先,在佈局之前劃分整個電路的功能,將高頻電路與低頻電路分開,將類比電路與數位電路分開。 避免長線造成的傳輸延遲,提高電容器的去耦效果。 此外,注意引脚和電路元件與其他管的相對位置和方向,以减少相互影響。 所有高頻組件應遠離主機殼和其他金屬板,以减少寄生耦合。 其次,在佈局過程中應注意組件之間的熱效應和電磁效應。 這些影響對高頻系統尤其嚴重,應採取措施將其遠離或隔離、散熱和遮罩。 大功率整流管和調節管應配備散熱器,並應遠離變壓器。 電解電容器等耐熱元件應遠離發熱元件,否則電解液會變幹,導致電阻新增和效能下降,從而影響電路的穩定性。 佈局中應有足够的空間來佈置防護結構,防止引入各種寄生耦合。 為了防止印刷電路板上的線圈之間的電磁耦合,兩個線圈應成直角放置,以降低耦合係數。 也可以使用垂直板隔離的方法。 直接使用其組件的引線在電路上焊接。 領先優勢越短越好。 不要使用連接器和焊盤,因為相鄰焊盤之間存在分佈電容和分佈電感。 避免在晶體振盪器、RIN、類比電壓和參攷電壓訊號跡線周圍放置高雜訊組件。 在保證固有質量和可靠性的同時,考慮到整體美觀,合理的電路板規劃,元件應平行或垂直於板面,平行或垂直於主機板邊緣。 元器件在板面上的分佈應盡可能均勻,密度應相同。 這樣,它不僅美觀,而且易於安裝和焊接,易於批量生產。 高頻系統的佈線在高頻電路中,連接線的電阻、電容、電感和互感的分佈參數不容忽視。 從抗干擾的角度來看,合理的佈線是儘量減少電路中的線路電阻、分佈電容和雜散電感。, 由此產生的雜散磁場在一定程度上被减少,從而抑制了電路雜訊引起的分佈電容、漏磁通、電磁互感等干擾。 PROTEL設計工具在中國的應用非常普遍。 然而,許多設計人員只關注“佈局率”,而對PROTEL設計工具進行的改進以適應器件特性的變化並沒有在設計中使用,這不僅使設計工具資源的浪費嚴重,這使得許多新器件的優异效能難以發揮。 下麵介紹PROTEL99 SE工具可以提供的一些特殊功能。 (1)高頻電路器件引脚之間的引線彎曲得越少越好。 使用一條完整的直線。 當需要彎曲時,可以用45°折線或圓弧彎曲,這樣可以减少高頻訊號的外部發射和相互干擾。 耦合。 使用PROTEL佈線時,在“設計”選單“規則”的“佈線角”中選擇45度或圓角。 您還可以使用shift+空白鍵在行之間快速切換。 (2)高頻電路器件引脚之間的引線越短越好。 PROTEL 99滿足佈線縮短的有效方法是在自動佈線之前為各個關鍵的高速網絡進行佈線預留。在“設計”選單的“規則”中的“佈線拓撲”中選擇最短的。 (3)高頻電路器件引脚之間的引線層之間的交替越少越好。 也就是說,元件連接過程中使用的通孔越少越好。 通孔可以帶來0.5pF的分佈電容,减少通孔的數量可以顯著提高速度。 (4)對於高頻電路佈線,要注意訊號線並聯佈線引入的“交叉干擾”。 如果不能避免平行分佈,可以在平行訊號線的相對側佈置大面積的“地線”,以大大减少干擾。 同一層中的平行線幾乎是不可避免的,但在兩個相鄰的層中,線的方向必須相互垂直,這在PROTEL中不難實現,但容易被忽視。 在“佈線層”的“設計”選單“規則”中,選擇“水准”作為頂層,選擇“垂直”作為底層。 此外,在“place”中提供了“Polygonplane”功能,即多邊形網格銅箔表面。 如果放置,多邊形將被視為整個印刷電路板的一個表面,並且將應用這種銅。 它連接到電路的GND,可以提高高頻抗干擾能力,對散熱和印刷板强度也有很大好處。 (5)對於特別重要的訊號線或本地單元,採取了用地線包圍的措施。 “工具”中提供了“輪廓選定對象”,可用於自動“接地”選定的重要訊號線(如振盪器電路LT和X1)。 (6)通常,電路的電源線和地線設定得比訊號線寬。 您可以使用“設計”選單中的“類”將網絡分為電力網絡和訊號網絡。可以方便地組合佈線規則的設定。 切換電源線和訊號線的線寬。 (7)各種跡線不能形成回路,地線也不能形成電流回路。 如果產生環路,會對系統造成很大的干擾。 在這方面,可以採用菊花鏈佈線方法,可以有效避免佈線過程中形成回路、樹枝或樹樁,但也帶來了佈線不易的問題。(8)根據各種晶片的數據和設計,估算通過電源線的電流,確定所需的線寬。 根據經驗公式,可以得到:W(線寬)-L(mm/A)*I(A)。 根據電流大小,儘量新增電源線的寬度,以降低回路電阻。 同時,電源線和地線的方向與資料傳輸的方向一致,有助於提高抗雜訊能力。 必要時,可以在電源線和地線上添加由銅線纏繞鐵氧體製成的高頻扼流裝置,以阻斷高頻雜訊的傳導。 (9)同一網絡的佈線寬度應保持不變。 線寬的變化會導致線路的特性阻抗不均勻。 當傳送速率很高時,會發生反射,在設計中應盡可能避免。 同時,新增平行線的線寬。 當線的中心距離不超過線寬的3倍時,可以保持70%的電場而不會相互干擾,這被稱為3W原理。 通過這種管道,可以克服並聯線路引起的分佈電容和分佈電感的影響。 電源線和地線的設計為了解决高頻電路引入的電源雜訊和線路阻抗引起的電壓降,必須充分考慮高頻電路中電源系統的可靠性。 一般有兩種解決方案:一種是使用電源匯流排科技進行佈線; 另一種是使用單獨的電源層。 相比之下,後者的生產過程更複雜,成本更昂貴。 囙此,可以採用網絡型電源匯流排科技進行佈線,使每個組件屬於不同的回路,網絡上每條匯流排上的電流趨於平衡,减少了線路阻抗引起的電壓降問題。 高頻傳輸功率相對較大,可以使用大面積的銅在附近找到低電阻接地平面進行多點接地。 由於接地線的電感性電抗與頻率和長度成正比,當工作頻率較高時,公共接地阻抗會新增,這將新增公共接地電阻產生的電磁干擾,囙此要求接地線的長度盡可能短。 儘量減少訊號線的長度,新增接地回路的面積。 在晶片的電源和接地端子處設定一個或多個高頻去耦電容器,為集成晶片的瞬態電流提供附近的高頻通道,使電流不會通過回路面積大的電源線,從而大大降低了輻射雜訊。 有必要選擇具有良好高頻訊號的單片電容性陶瓷電容器作為去耦電容器。 使用大容量鉭電容器或聚酯電容器代替電解電容器作為電路充電的儲能電容器。 由於電解電容器的分佈電感較大,囙此對高頻無效。 使用電解電容器時,應與高頻特性良好的去耦電容器成對使用。 其他高速電路設計科技阻抗匹配是指負載阻抗和激勵源的內部阻抗相互匹配以獲得功率輸出的工作狀態。 在佈線高速PCB板時,為了防止訊號反射,要求線路的阻抗為50μ。 這是一個近似的數位。通常,同軸電纜的基帶為50μ,頻帶為75μ,雙絞線為100μ。 為了便於匹配,它只是一個整數。 根據具體電路分析,採用並聯交流端接,電阻和電容網絡用作端接阻抗。 終端電阻器R應小於或等於傳輸線阻抗Z0,電容器C必須大於100pF。建議使用0.1UF多層陶瓷電容器。 電容器具有阻斷低頻和通過高頻的功能,囙此電阻器R不是驅動源的直流負載,囙此這種端接方法沒有任何直流功耗。 串擾是指當訊號在傳輸線上傳播時,由於電磁耦合導致的相鄰傳輸線上的不期望的電壓雜訊干擾。 耦合分為電容耦合和電感耦合。 過度的串擾可能會導致電路誤觸發,導致系統無法正常工作。 根據串擾的一些特點,可以總結出减少串擾的幾種主要方法:(1)新增線間距,减少平行長度,必要時使用點動佈線。 (2)當高速訊號線滿足條件時,新增端接匹配可以减少或消除反射,從而减少串擾。 (3)對於微帶傳輸線和條形傳輸線,通過將跡線的高度限制在高於接地平面的範圍內,可以顯著减少串擾。 (4)在佈線空間允許的情况下,在串擾嚴重的兩條線路之間插入接地線,可以起到隔離作用,减少串擾。 由於傳統PCB板設計中缺乏高速分析和模擬指導,訊號質量無法保證,大多數問題要到製版測試後才能發現。 這大大降低了設計效率,新增了成本,在激烈的市場競爭中顯然是不利的。 囙此,對於高速PCB板的設計,業內人士提出了一種新的設計理念,這已經成為一種“自上而下”的設計方法。 經過各種策略分析和優化,避免了大多數可能的問題,節省了大量時間,確保了項目預算的滿足,生產了高品質的印刷電路板,避免了繁瑣而昂貴的測試錯誤等。 使用差分線傳輸數位信號是控制高速數位電路中破壞信號完整性的因素的有效措施。 印刷電路板上的差分線相當於工作在准TEM模式下的差分微波集成傳輸線對,其中位於PCB板頂層或底層的差分線相當於位於多層PCB板上的耦合微帶線。 內層上的差分線,相當於寬邊耦合帶狀線。 當數位信號在差分線上傳輸時,是一種奇模傳輸管道,即正負訊號之間的相位差為180°,雜訊以共模管道耦合在一對差分線上。 减去電路的電壓或電流,從而獲得訊號以消除共模雜訊。 差分線對的低壓幅度或電流驅動輸出實現了高速集成和低功耗的要求。 結論隨著電子技術的不斷發展,瞭解信號完整性理論,指導和驗證高速PCB板的設計勢在必行。 本文總結的一些經驗可以幫助高速電路PCB板設計人員縮短開發週期,避免不必要的彎路,節省人力物力。 設計人員必須在實際工作中不斷研究探索,積累經驗,結合新技術,設計出性能優异的高速PCB板。