PCB新聞 - 如何解决PCB多層電路板設計中的EMI問題

How to solve the EMI problem in PCB multi-layer circuit board 設計

There are many ways to solve EMI problems. 現代EMI抑制方法包括：使用EMI抑制塗層, 選擇合適的EMI抑制部件, 電磁干擾模擬設計. 本文從基本電路板佈局開始, 以下來自深圳電路板製造商的編輯討論了 PCB多層電路板 電磁干擾輻射控制中的分層疊加.

電源匯流排

在IC的電源引脚附近適當放置一個適當容量的電容器可以使IC輸出電壓跳變更快。 然而，問題並沒有到此為止。 由於電容器的頻率回應有限，電容器無法產生在全頻段乾淨地驅動IC輸出所需的諧波功率。 此外，在電源母線上形成的瞬態電壓將在去耦路徑的電感上形成壓降，這些瞬態電壓是主要的共模EMI干擾源。 我們應該如何解决這些問題？

就我們電路板上的IC而言，IC周圍的電源層可以被視為一個優秀的高頻電容器，它可以收集離散電容器洩漏的部分能量，為清潔輸出提供高頻能量。 此外，良好功率層的電感應較小，囙此由電感合成的瞬態訊號也較小，從而减少共模EMI。

當然，電源層和IC電源引脚之間的連接必須盡可能短，因為數位信號的上升沿越來越快，最好直接連接到IC電源引脚所在的焊盤。 這需要單獨討論。

為了控制共模EMI，電源板必須有助於解耦，並具有足够低的電感。 該電源板必須是一對設計良好的電源板。 有人可能會問，好到底有多好？ 問題的答案取決於電源的分層、層間資料和工作頻率（即IC上升時間的函數）。 通常，電源層的間距為6mil，中間層為FR4玻璃纖維板資料，電源層每平方英寸的等效電容約為75pF。 顯然，層間距越小，電容越大。

上升時間為100到300 ps的設備並不多, 但根據現時IC的發展速度, 上升時間在100到300 ps範圍內的設備將佔據很大比例. 對於上升時間為100至300ps的電路, 3mil層間距將不再適用於大多數應用. 當時, 有必要採用層間距小於1 mil的分層科技, 並使用高介電常數的資料代替 FR4玻璃纖維板 電介質資料. 現在, 陶瓷和陶瓷塑膠可滿足100至300 ps上升時間電路的設計要求.

雖然未來可能會使用新材料和新方法，但對於今天常見的1到3ns上升時間電路、3到6mil層間距和FR4電介質資料，通常足以處理高端諧波並使瞬態訊號足够低，也就是說，共模EMI可以降低得非常低。 本文給出的PCB分層堆疊設計示例將假定層間距為3到6密耳。

電磁遮罩

從訊號跟踪的角度來看，一個好的分層策略應該是將所有訊號跟踪放在一層或幾層上，這些層緊挨著電源層或地面層。 對於電源來說，一個好的分層策略應該是電源層與地面層相鄰，並且電源層與地面層之間的距離盡可能小。 這就是我們所說的“分層”策略。

PCB電路板堆疊

什麼堆疊策略有助於遮罩和抑制EMI？ 以下分層堆疊方案假設電源電流在單層上流動，並且單個電壓或多個電壓分佈在同一層的不同部分。 多個電源層的情况將在後面討論。

4層電路板

4層電路板設計存在幾個潜在問題。 首先，傳統的厚度為62密耳的四層板，即使訊號層在外層，電源層和接地層在內層，電源層和接地層之間的距離仍然過大。

如果成本要求是第一位的，您可以考慮以下兩種傳統的4層板替代方案。 這兩種解決方案都可以提高EMI抑制效能，但它們僅適用於板上元件密度足够低且元件周圍有足够面積（放置所需電源銅層）的應用。

第一種是首選解決方案. 的外層 PCB電路板 是否所有地面層, 中間兩層是訊號層/電源層. 訊號層上的電源採用寬線佈線, 可以使電源電流的路徑阻抗降低, 訊號微帶路徑的阻抗也很低. 從EMI控制的角度, 這是最好的 4層PCB 結構可用. 在第二個方案中, 外層使用電源和接地, 中間兩層使用訊號. 與傳統的4層板相比, 改進較小, 層間阻抗與傳統的4層板一樣差.

如果要控制跡線阻抗，上述堆疊方案必須非常小心，以便在電源和接地銅島下安排跡線。 此外，電源或接地層上的銅島應盡可能互連，以確保直流和低頻連接。

6層電路板

如果組件密度 4層電路板 相對較高, 最好是6層板. 然而, 在設計6層電路板, 一些疊加方案不足以遮罩電磁場, 並且對减小電源匯流排. 下麵討論兩個示例.

在第一個示例中，電源和接地分別位於第二層和第五層。 由於電源的高銅阻抗，很難控制共模EMI輻射。 然而，從訊號阻抗控制的角度來看，這種方法是非常正確的。

在第二個示例中，電源和接地分別位於第3層和第4層。 本設計解决了電源銅阻抗問題。 由於第1層和第6層的電磁遮罩效能較差，差模EMI新增。 如果兩個外層上的訊號線數量最少，且跡線長度很短（小於訊號最高諧波波長的1/20），則該設計可以解决差模EMI問題。 在覆銅板區域的外層填充無元件和無痕迹的資料，並將覆銅板區域接地（每隔1/20波長一個間隔），這在抑制差模EMI方面尤其有效。 如前所述，有必要在多個點將銅區域與內部接地層連接。

.