精密PCB製造、高頻PCB、高速PCB、標準PCB、多層PCB和PCB組裝。
電路設計

電路設計 - PCB設計和佈線技能5個問答

電路設計

電路設計 - PCB設計和佈線技能5個問答

PCB設計和佈線技能5個問答

2021-10-21
View:492
Author:Downs

1 PCB佈線 調整

我想問一個問題:由於機器的織物不令人滿意,調整需要時間。 通常使用手動接線。 現在使用的大多數PCB板需要使用具有更高引脚密度的晶片來封裝晶片,並且使用匯流排(ABU、DBU、CBU等),由於工作頻率高,引線應盡可能短。自然,密集的訊號線均勻分佈在板的小面積上。

我覺得調整這些密集的訊號線需要更多的時間。 一是調整線之間的距離,使其盡可能均勻。 因為在接線過程中,通常需要不時更換接線。 每次更改時,都必須調整已佈置的每條線的間距。 越是走到盡頭,這種情況就發生得越多。 第二種是調整線條的寬度,使其能够在一定寬度內盡可能多地容納新添加的線條。 一般來說,一條生產線有多個彎板,一個彎板是一段,手動調整只能一個接一個地進行,調整需要時間。

如果在佈線過程中,我可以根據我的想法手動大致拉動電線,完成後,軟件可以幫助我從這兩個方面進行自動調整。 或者,即使布已經完成,如果你想改變線,粗略地改變它,然後讓軟件調整它。 甚至,最後,我覺得需要調整組件的封裝,也就是說,需要調整整個佈線,讓軟件來完成。 那會快得多。 我使用Protel98。 我知道這個軟件可以自動調整組件封裝的距離,但不能調整行距和線寬。 可能是其中一些功能對我來說還不可用,或者還有其他方法。 我想在這裡問一下。

答:線寬和行距是影響記錄道密度的兩個重要因素。 通常,當設計具有更高工作頻率的電路板時,有必要在佈線之前確定軌跡的特性阻抗。 在固定PCB堆棧的情况下,特性阻抗將决定線寬。 線間距與串擾(串擾)的大小有絕對關係。 可接受的最小線路距離取決於串擾對訊號延時和信號完整性的影響是否可接受。 通過模擬軟件進行預模擬,可以獲得最小線路距離。 換句話說,在佈線之前,應確定所需的線寬和最小線距離,並且不能隨意更改,因為這會影響特性阻抗和串擾。 這就是為什麼大多數EDA佈線軟件在進行自動佈線或調整時不會更改線寬和最小線距離。 如果在佈線軟件中設定了線寬和最小線距離,則佈線調整的便利性取決於軟件繞線引擎的能力。 如果你對公司探險隊感興趣,試試我們的捲揚機,

電路板

2. 關於高速 數字印刷電路板

請問正確選擇PCB和外殼之間接地點的原則是什麼? 此外,通用PCB佈局工程師始終遵循設計指南/佈局指南。 我想知道通用指南是硬體/系統工程師還是高級PCB工程師? 誰應主要負責董事會級系統的績效?

答:選擇外殼接地點的原則是使用主機殼接地為回流提供低阻抗路徑,並控制回流路徑。 例如,通常在高頻設備或時鐘發生器附近,可以使用固定螺釘將PCB的接地層連接到主機殼接地,以最小化整個電流回路的面積並减少電磁輻射。 負責製定指南的人可能會在不同情况下對每家公司有不同的安排。 製定指南必須充分瞭解整個系統、晶片和電路的工作原理,以便製定符合電力規範的可實現指南。 囙此,從我個人的角度來看,硬體系統工程師似乎更適合這個角色。 當然,資深PCB工程師可以提供實際實施的經驗,使本指南更好。

3、電路板調試應從這些方面著手。

問題:板設計和生產完成後,應該從哪些方面開始調試?

答:就數位電路而言,首先按順序確定3件事:

1、確認所有電源值符合設計要求。 一些具有多個電源的系統可能需要特定規格的電源順序和速度。

2、確認所有時鐘訊號頻率工作正常,訊號邊緣沒有非單調問題。

3、確認復位訊號是否符合規範要求。

如果這些都正常,晶片應該發出第一個週期(週期)訊號。 接下來,根據系統的工作原理和匯流排協定進行調試。

4、常用的電子PCB設計軟體如何滿足電路抗干擾要求?


Q:現在有什麼樣的PCB設計軟體,如何使用PROTEL99設計出合理滿足您需求的PCB。 例如,如何滿足高頻電路的要求,如何考慮電路滿足抗干擾的要求?


答:我沒有使用Protel的經驗,下麵只討論設計原則。

高頻數位電路主要考慮傳輸線效應對訊號質量和定時的影響。 如特性阻抗的連續性和匹配、終端方法的選擇、拓撲方法的選擇、記錄道的長度和間距、時鐘(或選通)訊號傾斜的控制等。

如果設備已固定,一般的抗干擾方法是新增間距或添加接地保護痕迹

問題:當電路板的尺寸固定時,如果設計中需要容納更多功能,通常需要新增PCB的跡線密度,但這可能會新增跡線的相互干擾,同時,跡線太薄。 為了不降低阻抗,介紹高速(>100MHz)高密度PCB設計的技巧?

答:在設計高速和 高密度PCB, crosstalk interference (crosstalk interference) really needs special attention, 因為它對定時和信號完整性有很大影響. 這裡有幾點需要注意:

1、控制接線特性阻抗的連續性和匹配。

2、記錄道間距的大小。 常見的間距是線寬的兩倍。 通過模擬可以瞭解道間距對定時和信號完整性的影響,並找到最小容許間距。 不同晶片訊號的結果可能不同。

3、選擇合適的終止方法。

4、避免兩個相鄰層具有相同的佈線方向,即使存在上下重疊的記錄道,因為這種串擾比同一層上相鄰記錄道的情况更大。

5、使用盲孔/埋入式過孔來新增跡線面積。 然而,PCB板的製造成本將新增。

在實際實現中很難實現完全並行和等長,但仍有必要盡可能多地實現。 此外,可以保留差分端接和共模端接,以減輕對定時和信號完整性的影響。