PCB 기술 - 고속 DSP PCB 간섭 방지 설계 기술

최근 몇 년 동안 신기술과 새로운 부품의 신속한 발전에 따라 고속 부품은 점점 더 환영을 받고 있으며 고속 회로 설계는 이미 사람들이 보편적으로 필요로 하는 기술이 되었다.TI의 DsPs 칩 TMS320C62xx, C64xx, C67xx 시리즈 부품은 빠르게 성장하는 고속 부품 중 하나입니다.C6000 내부 구조는 좌표점, 부동 소수점 시리즈로 DsP와 호환되며 현재 CPU 주파수는 100MHz, -400MHz이다.VelociTITM의 VLIW(고급 초장거리 명령어) 아키텍처 코어를 사용하면 하나의 명령 주기에 8개의 32비트 명령을 병렬로 실행할 수 있습니다.고속 컴퓨팅 능력 때문에 통신, 전자 대항, 레이더, 영상 처리 등 지능화와 고속 처리 능력에 대한 요구가 높은 분야에 널리 응용된다.

칩의 집적도가 높아짐에 따라 칩의 핀이 점점 더 많아지고, 부품의 패키지도 DIP에서 OSOP으로, SOP에서 PQFP로, PQFP에서 BGA로 끊임없이 변화하고 있다.TMS320C6000 시리즈 부품은 BGA 패키지로 제공됩니다.회로 응용에서 BGA 패키지는 성공률이 높고 복구율이 낮으며 신뢰성이 높은 특징을 가지고 있어 응용이 갈수록 광범위해지고 있다.그러나 BGA 패키지는 구형 래스터 어레이 패치 패키지에 속하기 때문에 개발 중인 시스템의 물리적 구현, 즉 판급 설계는 많은 고속 디지털 회로 설계 기술과 관련된다.소음 간섭은 고속 시스템의 주요 요소이다.복사와 충돌은 고주파 회로에서 발생하지만 벨, 반사 및 직렬 교란은 더 빠른 가장자리 속도에서 발생한다.고속 신호 레이아웃과 케이블 연결의 특수성을 고려하지 않으면 설계된 회로 기판이 제대로 작동하지 않습니다.따라서 PCB 보드 설계의 성공은 DSP 회로 설계 과정에서 매우 중요한 부분입니다.

1 송전선로 효과

1.1 신호 무결성

신호의 완전성은 주로 반사, 벨, 접지 반등과 교란을 포함한다.PCB 보드의 회선은 그림 1과 같은 직렬 및 병렬 용량, 저항 및 감지 구조와 동등할 수 있습니다.직렬 저항의 일반적인 값은 0.25D./R-4입니다.55DJft, 분류 저항 값은 일반적으로 매우 높습니다.기생저항, 커패시터 및 센싱이 실제 PCB 연결에 추가되면 연결상의 최종 임피던스를 특성임피던스 zo라고 합니다.

전송선의 임피던스가 수신단의 임피던스와 일치하지 않으면 신호의 반사와 진동이 발생합니다.

PCB 등가 회로 케이블 연결

케이블 연결의 형상, 잘못된 끝, 커넥터를 통한 전송 및 전원 평면의 불연속성은 반사를 일으킵니다.신호가 수평의 상승과 하강에 따라 변화할 때 과충과 하충이 발생한다.그들은 순간적으로 안정된 수준보다 높거나 낮은 가시를 생성하여 장치를 손상시키기 쉽습니다.신호의 진동벨과 주위의 진동은 각각 선로의 부적절한 전감과 용량으로 인한 것이다.적절한 끝 연결을 통해 루프를 줄일 수 있습니다.

회로에 큰 전류가 용솟음칠 때 접지가 반등할 수 있다.만약 큰 순간적 전류가 칩과 회로 기판의 출력 평면을 흐른다면, 칩 패키지와 출력 평면 사이의 기생 감지와 저항은 출력 소음을 일으킬 것이다.직렬 교란은 두 신호선 사이의 결합 문제이다.신호선 사이의 상호 감지와 호환성은 선로에서 소음을 발생시킨다.커패시터 결합은 결합 전류를 초래하고, 전감 결합은 결합 전압을 초래한다.PCB 레이어의 매개변수, 신호선 사이의 간격, 드라이브 및 수신기의 전기 특성 및 회선의 연결 방식은 직렬 교란에 일정한 영향을 미칩니다.

1.2 솔루션

일반적인 문제를 해결하기 위한 몇 가지 조치가 필요합니다.

전력층은 전류의 방향에 제한이 없으며 반환선은 신호선에 가까운 임피던스 경로를 따를 수 있습니다.이것은 고속 시스템의 방법이 될 전류 회로를 초래할 수 있습니다.그러나 출력층은 선잡파를 제거하지 않았고 출력분배경로에도 주의를 돌리지 않았으며 모든 시스템에서 소음이 발생하고 오차가 발생하였다.따라서 바이패스 콘덴서를 통해 특수한 필터를 구현해야 한다.일반적으로 lshrimp에서 lOp.F까지의 커패시터는 보드의 전원 입력부에 배치되고 0.01p.F에서 U0.1 센터까지의 커패시터는 보드의 각 소스 부품의 전원과 접지 핀 사이에 배치됩니다.바이패스 커패시터는 전원 입력부에 큰 커패시터 (10aF) 를 배치하는 필터와 같은 역할을 하며, 보드 밖에서는 저주파 (60Hz) 소음이 발생하며, 보드의 소스 부품에서 발생하는 소음은 100MHz 이상의 고조파입니다.각 칩 사이의 바이패스 용량은 일반적으로 보드의 전원 입력부에 있는 바이패스 용량보다 훨씬 작습니다.

경험에 따르면 설계에 아날로그와 디지털을 혼합한 경우 PCB는 아날로그와 디지털 부분, 아날로그 장치는 아날로그 부분, 디지털 장치는 디지털 부분, 지역 간 a/D 변환기로 나뉩니다.아날로그 신호와 디지털 신호는 각각의 영역에 케이블을 연결하여 디지털 신호의 반환 전류가 아날로그 신호로 흐르지 않도록 합니다.

바이패스와 디커플링은 한 회로에서 다른 회로로 에너지가 이동하는 것을 방지합니다.세 개의 회로 영역, 전원 계층, 베이스, 구성 요소 및 내부 전원 연결을 고려해야 합니다.가능한 한 전원과 지선의 폭을 넓히면 지선이 전원 코드보다 넓다는 것을 의미합니다.이들 사이의 관계는 지선 > 전원 코드 > 신호선입니다.일반적으로 신호선의 너비는 O.2-O.3mm이며 얇은 너비는 0.05"-'0.7mm, 전원 코드는 1.2"-'2.5n'Lrfl일 수 있습니다.넓은 면적의 동선을 접지선으로 사용하다.사용되지 않는 부분을 인쇄판의 접지선에 접지선으로 연결합니다.또는 다층판으로 만들 수 있다. 한 층은 전원으로, 한 층은 지선으로 사용할 수 있다.각 집적 회로 칩에 0.01 센터의 세라믹 콘덴서를 구성합니다.인쇄 회로 기판의 공간이 작고 설치할 수 없는 경우 4-10개의 칩당 1-10개의 탄탈럼 전해질 콘덴서를 구성할 수 있습니다.이 부품의 고주파 임피던스는 500kI-Iz-20MHz 범위에서 lQ보다 작고 누전류(O.5LlA 미만)가 적다. 콘덴서 지시선과 순간적 전류 회로 면적, 특히 고주파 바이패스 콘덴서를 줄이기 위해 집적회로 근처에 디커플링 필터를 설치해야 한다.

시스템이 50MHz에서 작동하면 전송선 효과와 신호 무결성 문제가 발생하며 전통적인 조치는 만족스러운 효과를 얻을 수 있습니다.시스템 시계가 120MHz에 도달하면 고속 회로 설계 지식을 사용하는 것을 고려해야 합니다. 그렇지 않으면 기존 방법을 기반으로 설계된 PCB가 제대로 작동하지 않습니다.따라서 고속 PCB 회로 설계는 전자 시스템 설계자가 반드시 습득해야 할 설계 기술이 되었다.

2 PCB 고속 신호 회로 설계 기술

2.1 고속 신호 연결

다중 레이어 보드는 고속 신호 경로설정에 필요하며 간섭을 줄이는 효과적인 수단입니다.인쇄회로기판의 크기를 줄이고 중간층을 충분히 리용하여 차폐를 설치하여 긴밀한 접지를 실현하고 기생전감을 효과적으로 낮추며 신호전송길이를 단축하고 신호간의 교차교란을 줄이는 등은 모두 고속회로의 신뢰성에 유리하다.제8회 전국 방사선 방지 전자와 전자기 펄스 학술 세미나에서 같은 재료를 수집했을 때 4층 패널의 소음 수준은 2층 패널보다 20dB 낮은 것으로 나타났다.리드는 적을수록 좋다.전체 선을 사용하려면 변환이 필요합니다.45도 폴리라인 또는 호 변환은 고속 신호의 외부 전송 및 결합을 줄이고 신호의 복사 및 반사를 줄이는 데 사용됩니다.

고속 회로 부품의 핀 사이의 지시선은 짧을수록 좋습니다.지시선의 길이가 길수록 분포 전감과 커패시터 값이 커져 고속 회로 시스템에서 반사, 진동 등을 초래할 수 있다.고속 회로 소자 핀들 간의 지시선 레이어 간 교체가 적을수록 좋습니다. 즉, 컴포넌트 연결 중에 사용되는 구멍이 적습니다.통공은 약 0.5pF의 분산 용량을 가져올 수 있어 회로의 지연을 크게 증가시킬 수 있는 것으로 추정된다.고속 회로 배선에서는 신호선의 근평행 노선에 도입된'교차 간섭'에 주의해야 한다.평행 분포를 피할 수 없으면 평행 신호선의 뒷면에 넓은 면적의 땅을 배치하여 간섭을 줄일 수 있습니다.인접한 두 레이어에서는 선의 방향이 서로 수직이어야 합니다.

특히 중요한 신호선 또는 로컬 유닛에 대해 접지선 셸을 적용합니다.당시 종신호, 고속아날로그신호 등 비교란신호가 전파될 때 외곽에 보호된 기선을 증가시킬수 있으며 보호해야 할 신호케이블은 중간에 끼여있다.각종 신호 선로는 회로를 형성할 수 없고, 지선은 전류 회로를 형성할 수 없다.회로 경로설정 회로가 생성되면 시스템에서 많은 간섭이 발생합니다.데이지 * 체인 경로설정을 사용하면 경로설정 시 루프가 발생하는 것을 효과적으로 방지할 수 있습니다.각 IC 블록 근처에 하나 이상의 고주파 디커플링 콘덴서를 설정해야 합니다.아날로그와 디지털 지선이 공공 지선에 연결될 때 고주파 압류권을 사용한다.일부 고속 신호선은 특별히 처리되어야 한다: 차동 신호는 같은 층에 있어야 하고, 가능한 한 평행선에 가까워야 하며, 차동 신호선 사이에 어떠한 신호도 삽입할 수 없으며, 같은 길이를 요구한다.

고속 신호 배선은 가능한 한 브랜치나 말뚝이 형성되는 것을 피해야 한다.고주파 신호선은 지표를 걸을 때 비교적 큰 전자기 복사를 일으키기 쉽다.전원과 전선 사이에 고주파 신호선을 배선하고 전원과 밑바닥을 통해 전자파를 흡수함으로써 발생하는 복사를 크게 줄일 수 있다.

2.2 고속 시계 신호 연결

시계 회로는 디지털 회로에서 중요한 역할을 한다.C64xDSP는 처리 속도가 높은 C6000 플랫폼의 일원입니다.C64xDSP의 고속 클럭은 1.1GHz로 이전 C62xDSP의 10배에 달한다.따라서 앞으로 DSP 기반 현대 전자 시스템의 응용 설계에서 시계 배선에 대한 요구가 점점 더 높아질 것이다.고속 시계 신호선이 우선이며, 일반적으로 배선할 때 시스템의 주 시계 신호선을 우선적으로 선택해야 한다.고속 시계 신호선은 높은 주파수를 가지고 있기 때문에 가능한 한 짧은 회선이 신호의 왜곡을 확보해야 한다.

소음 방해에 특히 민감한 고주파 시계.간섭을 줄이기 위해 고주파 클럭 신호선을 보호하고 차단해야 합니다.

고주파 클럭(20MHz 이상 또는 5ns 미만을 따라 상승하는 클럭)은 선가중치가 최소 10rail이고 지선폭이 최소 20mil인 지선 보호를 받아야 합니다.고주파 신호선의 보호 지선 끝부분은 반드시 구멍을 통해 지면과 잘 접촉해야 하며, 5em 정도마다 지면과 연결해야 한다. 지선 호송과 데이터 선의 길이는 기본적으로 같으므로 수동 지선을 권장한다.시계 송신 측면은 약 22-220Q의 댐퍼 저항과 직렬로 연결되어야 합니다.고속 시계 신호 경로는 가능한 한 같은 층에 설계되어 있으며, 고속 시계 신호선 주위에는 다른 교란 소스와 경로가 없다.고주파 클럭 연결의 경우 별 또는 점대점 연결을 사용하는 것이 좋습니다.T 연결은 팔 길이가 동일하고 불필요한 Ls를 최소화하며 간섭을 방지하기 위해 트랜지스터 발진기나 클럭 칩에 구리를 사용해야합니다.이 선로로 인한 신호 소음 방해를 피하다.

고속 신호 경로설정 및 고속 클럭 신호 경로설정에서는 장애 및 신호 반사 및 교차를 방지하기 위해 경로설정 중에 더 적은 LL과 더 적은 브랜치를 재생해야 합니다.고속 PCB에서 통공과 잔단(Stub)의 영향은 신호뿐만 아니라 도체 임피던스의 변화에서도 나타난다.그러나 설계자들은 종종 구멍과 말뚝이 임피던스에 미치는 영향을 무시합니다.

적당한 크기의 구멍을 선택합니다.예를 들어, 4~10레벨의 PCB 설계의 경우 일반적으로 10mil/20mil(드릴/용접 디스크) 또는 16mil/30mil이 선택됩니다.일부 고밀도 소형 PCB의 경우 8ml/18mil 구멍을 사용할 수도 있습니다.전원 코드나 지선 채널의 임피던스를 줄이기 위해 더 큰 크기를 사용하는 것이 좋습니다.전원 공급 장치와 접지의 핀을 구멍 가까이에 놓습니다.핀과 구멍 사이의 지시선은 짧을수록 좋습니다.이와 동시에 전원과 접지의 핀은 될수록 두꺼워 임피던스를 줄여야 한다.

고밀도 시스템급 칩은 BGA 또는 COB에 패키지되어 있어 핀 간격이 점점 줄어들고 있다.볼 간격이 O.6mm로 낮고 패키징의 신호선이 기존 경로설정 도구를 사용하여 그릴 수 없도록 계속 줄어듭니다.제8회 전국 방사선 방지 전자 및 전자기 펄스 학술 세미나 (249) 에서 현재 이 문제를 해결하기 위한 두 가지 방법이 있다: (1) 공 아래의 구멍을 통해 하층에서 신호선을 그린다;(2) 매우 얇은 경로설정과 자유 각도 경로를 사용하여 구형 메쉬 패턴에서 지시선 채널을 찾습니다.이 BGA 또는 COB 패키지의 고밀도 장치의 경우 매우 작은 폭과 공간을 가진 케이블 연결이 유일한 옵션입니다.오직 이렇게 해야만 높은 생산량과 높은 신뢰성을 보장하고 고속 설계의 요구를 만족시킬 수 있다.

2.3 BGA 패키징 용접판 설계

부품 봉인 기술이 발전함에 따라 부품 봉인의 상대적인 크기는 갈수록 작아진다.TMS320C6000 시리즈 부품에는 최대 352개의 핀이 있는데, BGA는 발 간격이 가깝고 구멍이 핀과 가깝기 때문에 큰 전기 감각을 낼 수 있다.또한 고속 신호에 유해하므로 BGA가 분산되면 작은 구멍을 사용하십시오.BGA 용접판의 크기와 BGA의 발 간격 사이에는 대응 관계가 있지만, BGA 핀의 지름보다 클 수는 없으며, 보통 1/10~1/5 정도이다. BGA 용접판의 구멍과 소자 표면의 용접판은 막고 녹색 오일을 발라야 한다.BGA 용접의 경우 다른 부품은 주변 2era에 나타나지 않습니다.

결론

디지털 신호 처리기는 신호 처리이다.고주파 부품이 보급됨에 따라 인쇄회로기판의 밀도가 증가하고 간섭이 증가하여 신호의 질을 높이는 것은 이미 설계의 가장 중요한 위치에 놓여 있다.고속 DSP의 PCB 보드 설계는 매우 복잡한 과정입니다.고속 회로를 설계할 때 서로 대응하는 몇 가지 요소를 고려해야 한다.고속 부품을 서로 가까이 배치하면 지연을 줄일 수 있지만 간섭과 뚜렷한 열효과가 발생할 수 있다.고속 신호는 가능한 한 내부에 배선하고 천공은 더 적어야 한다는 것도 모순이다.따라서 설계에서 우리는 모든 유리한 요소를 고려하여 전면적인 회로 설계를 진행해야 한다.

오직 이렇게 해야만 교란에 강하고 성능이 안정적이며 실시간성이 높은 고품질의 PCB 회로판을 설계할 수 있다.