精密PCB製造、高周波PCB、高速PCB、標準PCB、多層PCB、およびPCBアセンブリ。
これPCBボード クロック周波数が5 MHzを超えるか、信号立ち上がり時間が5ns未満である, 一般に 多層板 デザインが必要.
理由：信号ループの面積は、採用によってよく制御できます多層 基板設計.
多層基板では、キー配線層（クロックライン、バス、インターフェース信号線、無線周波数ライン、リセット信号線、チップセレクト信号線、各種制御信号線がある層）は、好ましくは2つのグランドプレーンの間の完全接地面に隣接していなければならない。
理由：キー信号線は、一般に強い放射線または非常に敏感な信号線です。グランドプレーンに近い配線は、信号ループ面積を減少させ、放射強度を低下させたり、干渉防止能力を向上させることができる
単層基板では、キー信号線の両側をグランドで覆う必要がある。
理由：キー信号は両側にグランドで覆われ、一方で信号ループの面積を減少させることができ、他方、信号線と他の信号線との間のクロストークを防ぐことができる。
2層板では、キー信号線の投影面にグランドの大面積を敷設し、1枚のボードのようにグランドを打ち抜く。
理由：次のキー信号と同じです多層 基板 地面に近い.
イン 多層板, 電源平面は、隣接する接地平面に対して5 H〜20 H（Hは電源と接地平面との間の距離）後退しなければならない。
理由：リターンプレーン面に対するパワープレーンの押込みは、エッジ放射問題を効果的に抑制することができる。
配線層の投影面はリフロー平面層の面積である。
理由：配線層がリフロー平面層の投影領域にない場合、エッジ放射線問題を引き起こし、信号ループ領域を増加させ、微分モード放射線を増加させる。
に 多層板, 単一のボードの最上部および最下層は、可能な限り50 MHzより大きい信号線を有しない.
理由：空間への放射を抑制するために、2つの平面層の間の高周波信号を歩くことが最善です。
50 MHzより大きい基板レベルの動作周波数を有するシングルボードについては、第2の層と1つの最終層が配線層である場合には、トップ及びブートトム層は接地銅箔で覆われるべきである。
理由：空間への放射を抑制するために、2つの平面層の間の高周波信号を歩くことが最善です。
多層板では、単板（最も広く使用されているパワープレーン）の主な作動電力面は、そのグランドプレーンに近接していなければならない。
理由：隣接するパワープレーンおよびグランドプレーンは、効果的に電源回路のループ領域を減らすことができる。
単層基板においては、パワートレースの隣に平行な接地線がなければならない。
理由：電源電流ループの面積を減らします。
二層板では、電源線の隣に平行なグランド線が必要である。
理由：電源電流ループの面積を減らします。
積層設計においては、隣接する配線層の設定を避ける。配線層が隣接していることが避けられない場合には、2層の配線層間の層間隔を適切に増加させ、配線層とその信号回路との間の層間間隔を小さくする必要がある。
理由：隣接する配線層上の平行な信号トレースは、信号漏話を引き起こすことがありえる。
隣接する平面層は、投影面の重なりを避けるべきである。
理由：突起が重なると、層間の結合キャパシタンスは、層の間のノイズが互いに結合する原因となる。
PCBレイアウトの設計にあたっては、信号流方向に沿って直線状に配置する設計原理に完全に対応し、ループを前後に回避しようとする。
理由：直接信号結合を避けて、信号品質に影響を及ぼしてください。
複数のモジュール回路を同一のPCB、デジタル回路、アナログ回路に配置し、高速・低速回路を別々にレイアウトする。
理由：デジタル回路、アナログ回路、高速回路と低速回路の相互干渉を避けてください。
回路 基板上に高中低速の回路がある場合は、高・中速度回路に従ってインターフェースから離れている。
理由：インターフェイスを介して外部に放射して高周波回路のノイズを避けてください。
エネルギー蓄積及び高周波フィルタコンデンサは、大電流変化（例えば、電源モジュール：入力端子及び出力端子、ファン及びリレー）を有する単位回路又は装置の近くに配置されるべきである。
エネルギー蓄積キャパシタの存在は大電流ループのループ面積を減少させる。
の入力ポートのフィルタ回路 PCBボード インターフェイスの近くに配置する必要があります.
理由：再結合されたラインを再結合するのを避けるために。
PCBに関しては、インターフェース回路のフィルタリング、保護および分離コンポーネントをインターフェースの近くに置くべきである。
理由：それは効果的に保護、フィルタリングと分離の効果を達成することができます。
フィルタと保護回路の両方がインタフェースにあるなら、最初の保護の原則とそれからフィルターをかけてください。
理由：保護回路は、外部過電圧と過電流抑制のために使われます。保護回路がフィルタ回路の後に置かれるならば、フィルタ回路は過電圧と過電流によって損害を受けるでしょう。
レイアウト時に、フィルタ回路（フィルタ）、分離・保護回路の入出力線が互いに結合しないようにする。
理由：上記の回路の入出力トレースが相互に連結されるときに、フィルタリング、絶縁または保護効果は弱くなる。
「クリーングラウンド」インターフェースがボード上に設計されている場合、フィルタリング及び分離デバイスは、「クリーングラウンド」と作動グラウンドとの間の分離帯域上に配置されるべきである。
理由：フィルタリングまたは分離デバイスの相互作用を避けるために、プレーン層を介して相互作用を弱める。
フィルタリングおよび保護デバイスを除いて、他のいかなる装置も「きれいな地面」に置かれることができない。
理由：「クリーングラウンド」設計の目的は、インターフェース放射が最小であることを保証することであり、「クリーングラウンド」は、外部干渉によって容易に結合されるので、「クリーングラウンド」上の他の無関係な回路及びデバイスは存在しないはずである。
pcb基板インターフェースコネクタから少なくとも1000 mm離れた、結晶、水晶発振器、リレー、スイッチング電源などのような強い放射装置を保つ。
理由：干渉は直接放射します、あるいは、電流は外側に放射するために出ているケーブルに連結されます。
敏感な回路またはデバイス（例えばリセット回路、ウォッチドッグ回路など）は、ボードのエッジ、特にボードインターフェースのエッジから少なくとも1000マイル離れているべきである。
理由：単一のボード・インターフェースに類似した場所は、外部干渉（静電気のような）によって最も容易に連結される場所である。そして、リセット回路およびウォッチドッグ回路のような敏感な回路は容易に系誤動作を引き起こすことができる。
ICフィルタリング用のフィルタコンデンサは、チップの電源ピンにできるだけ近くに配置する。
理由：コンデンサがピンに近いほど、高周波ループの面積が小さく、放射線が小さい。
開始端直列抵抗器については、その信号出力端の近くに置くべきである。
理由：開始端直列整合抵抗器の設計目的は、チップ出力端の出力インピーダンスと直列抵抗のインピーダンスをトレースの特性インピーダンスに加えることである。整合抵抗は、上記式を満たすことができない端部に配置される。
PCBトレースは直角または鋭角トレースを持つことができない。
理由：直角の配線はインピーダンスの不連続につながります。そして、信号伝達に至ります。そして、リンギングまたはオーバーシュートに終わります、そして、強いEMI放射。
隣接する配線層の層設定を避けてください。それが避けられないときに、垂直配線の長さまたは平行トレースの長さが1000 mil未満である2つのワイヤリング・レイヤーのトレースを作る。
理由：並列トレース間のクロストークを低減する。
基板が内部信号配線層を有する場合には、クロックなどのキー信号線を内層に敷く（好ましい配線層が好ましい）。
理由：内部配線層にキー信号を展開することでシールドの役割を果たすことができます。
クロック線の両側にグランド線を被覆することを推奨し、接地線は3000 mil毎に接地する。
理由：パッケージのグランドライン上のすべてのポイントの電位が等しいことを確認します。
同一レイヤ上のクロック、バス、無線周波数ラインおよび他の並列トレースのようなキー信号トレースは、3 Wの原理を満たすべきである。
理由：信号間のクロストークを避ける。
電流マウント用ヒューズ1 aを有する電源用の表面実装用ヒューズ、磁性ビーズ、インダクタ、タンタルコンデンサのパッドは、平面層に接続された2つのビアより小さくてはならない。
理由：ビアの等価インピーダンスを減らしてください。
差動信号線は、同じ層、同じ長さに等しくなければならず、並列に動作し、インピーダンスが均一に保たれ、差動線間に他の配線は存在しない。
理由：差動線対のコモンモードインピーダンスがその干渉防止能力を改善するために等しいことを確実にするために。
キー信号トレースは、分割された領域（ビアおよびパッドに起因する参照面ギャップを含む）を交差してはならない。
理由：パーティション間の配線は信号ループの面積を増加させます。
信号線をその戻り面に分割するのはやむを得ない場合、信号スパン分割の近くにブリッジコンデンサ方式を用いることを推奨する。コンデンサの値は1 nFである。
理由：信号スパンが分割されるとき、ループ領域はしばしば増加する。ブリッジ接地方式は信号ループに人工的に設定する。
pcbボード上のフィルタ（フィルタ回路）の下に他の無関係な信号跡を持たない。
理由：分散キャパシタンスはフィルタのフィルタリング効果を弱める。
フィルタ(フィルタ回路)の入出力信号線は並列または交差することができない。
理由：フィルタの前後にトレース間の直接ノイズ結合を避けてください。
キー信号線と基準面のエッジとの距離は、3μhである。
理由：エッジ放射線効果を抑制します。
金属シェル接地部品については、グラウンド銅は投影領域の最上部に配置されるべきである。
理由：金属シェルと接地された銅との間の分散キャパシタンスは、外部放射を抑制し、免疫性を向上させるために使用される。
単層基板または2層板では、配線時の「最小化ループ面積」の設計に注意を払う。
理由：ループ面積が小さく、ループの外部放射線が小さくなり、干渉防止能力が強い。
信号線（特にキー信号線）を変更した場合には、グランドビアは、レイヤチェンジビアホール近傍に設計する。
理由：信号ループの面積を小さくすることができる。
クロックライン、バスライン、無線周波数ライン等：強い放射線はインターフェースから信号線から遠く離れている。
理由：結合信号線から出て行く信号線と強い放射線線の干渉を避けてください。
リセット信号線、チップセレクト信号線、システム制御信号等の高感度信号線は、インターフェースからの信号線から遠く離れている。
理由：インタフェースから出る信号線はしばしば外部の干渉をもたらします、そして、それが敏感な信号線に連結されるとき、それはシステムを誤動作させます。
単一および二重パネルにおいて、フィルタコンデンサのルーティングは、フィルタキャパシタによって最初にフィルタリングされ、次いでデバイスピンにフィルタリングされるべきである。
理由：電源電圧はICに電力を供給する前にフィルタリングされ、ICによって電源にフィードバックされるノイズもコンデンサによってフィルタリングされる。
単一または二重のパネルでは、電力線が非常に長い場合、減結合コンデンサを3000 mil毎に接地に追加し、コンデンサの値は10 uF + 1000 pFである。
理由：フィルタアウト 高周波PCB 電力線のノイズ.
フィルタコンデンサの接地線および電源線は、できるだけ太くて短くなければならない。
理由：等価直列インダクタンスは、コンデンサの共振周波数を減らし、その高周波フィルタリング効果を弱める
