精密PCB製造、高周波PCB、高速PCB、標準PCB、多層PCB、およびPCBアセンブリ。
1 :その間 PCBレイアウト, ensure that the input and output lines of the filter circuit (filter), 分離・保護回路は互いに合わない.
理由：上記の回路の入出力トレースが相互に連結されるときに、フィルタリング、絶縁または保護効果は弱くなる。
2：「クリーングラウンド」インターフェースがボード上に設計されている場合、フィルタリングおよび分離コンポーネントは、「クリーングラウンド」と作業グラウンドとの間の分離帯域に配置されるべきである。
理由：フィルタリングまたは分離のデバイス間の結合を避けて、その効果を弱める平面層を介して。
3：“クリーングラウンド”では、フィルタリングや保護デバイスから離れて、他のデバイスを置くことができます。理由：“クリーングラウンド”のデザインの目的は、最小限のインターフェイスの放射線を確保するためであり、“クリーングラウンド”は、外部の干渉によって簡単に結合されているので、“クリーングラウンド”上の他の無関係な回路やデバイスを持っていない。
4：結晶、水晶発振器、リレー、スイッチング電源および他の強い放射デバイスは、ボードインターフェースコネクタから少なくとも1000ミル離れていなければならない。
理由：干渉は直接放射します、あるいは、電流は外側に放射するために出ているケーブルに連結されます。
5 :敏感な回路または装置（例えばリセット回路、ウォッチドッグ回路など）は、ボードの各エッジ、特にボードインターフェースの縁から少なくとも1000マイル離れているべきである。
理由：ボードインターフェースに類似した場所は、最も容易に外部干渉（静電気のような）によって連結される場所である。そして、リセット回路およびウォッチドッグ回路のような敏感な回路は容易に系誤動作を引き起こすことができる。
6：ICフィルタリング用のフィルタコンデンサは、チップの電源ピンに可能な限り近く配置されるべきである。
理由：コンデンサがピンに近いほど、高周波ループの面積が小さく、放射線が小さい。
7：スタート・エンド・シリーズの抵抗器に対しては、信号出力端の近くに置かれるべきである。
理由：開始端直列整合抵抗器の設計目的は、チップ出力端の出力インピーダンスと直列抵抗のインピーダンスをトレースの特性インピーダンスに加えることである。整合抵抗は、上記式を満たすことができない端部に配置される。
8 PCBトレース 直角または鋭い角度を持つことができない.
理由：直角の配線はインピーダンスの不連続につながります。そして、信号伝達に至ります。そして、リンギングまたはオーバーシュートに終わります、そして、強いEMI放射。
9：できるだけ多くの隣接した配線層の層設定を避けてください。それが避けられないときに、垂直配線の長さまたは平行トレースの長さが1000 mil未満である2つのワイヤリング・レイヤーのトレースを作る。
理由：並列トレース間のクロストークを低減する。
10：基板が内部信号配線層を有する場合には、内部層にクロック等のキー信号線を配線する（好ましい配線層が好ましい）。
理由：内部配線層にキー信号を展開することでシールドの役割を果たすことができます。
11：グランド線をクロックラインの両側に包むことを推奨し、接地線は3000 mil毎に接地する。
理由：パッケージのグランドライン上のすべてのポイントの電位が等しいことを確認します。
12：同じレイヤ上のクロック、バス、および無線周波数ラインおよび他の並列トレースのようなキー信号トレースは、3 W原理を満たすべきである。
理由：信号間のクロストークを避ける。
図13に示すように、電流マウント・ヒューズ1 aを有する電源用の表面実装ヒューズ、磁気ビーズ、インダクタおよびタンタルコンデンサのパッドは、平面層に接続された2つのビアより小さくなければならない。
理由：ビアの等価インピーダンスを減らしてください。
14：差動信号線は、同じ長さの同じ層上になければならず、同じインピーダンスを維持するために並列に動作し、差動線間に他の配線は存在しない。
理由：差動線対のコモンモードインピーダンスがその干渉防止能力を改善するために等しいことを確実にするために。
15：キー信号トレースは、分割された領域（ビアおよびパッドに起因する参照面ギャップを含む）を横断してはならない。
理由：パーティション間の配線は信号ループの面積を増加させます。
16：信号線をその戻り面に分割することは避けられない場合、信号スパン分割の近くにブリッジ・コンデンサ方式を使用することを推奨する。コンデンサの値は1 nFである。
理由：信号スパンが分割されるとき、ループ領域はしばしば増加する。ブリッジ接地方式は人工的に信号ループを設定する。
17：ボード上のフィルタ（フィルタ回路）の下で他の無関係な信号の痕跡を持っていない。
理由：分散キャパシタンスはフィルタのフィルタリング効果を弱める。
18：フィルタ（フィルタ回路）の入出力信号線は並列または交差することができない。
理由：フィルタの前後にトレース間の直接ノイズ結合を避けてください。
19：キー信号線と基準平面のエッジとの距離は、3 H（基準平面からの線の高さ）である。
理由：エッジ放射線効果を抑制します。
20：金属シェル接地部品のために、グランド銅は投射領域の最上部層に置かれるべきである。
理由：金属シェルと接地された銅との間の分散キャパシタンスは、外部放射を抑制し、免疫性を向上させるために使用される。
21：単層基板や2層板では、配線時の「最小化ループ面積」の設計に注目する。
理由：ループ面積が小さく、ループの外部放射線が小さくなり、干渉防止能力が強い。
22：信号線（特にキー信号線）が変更された場合には、グランドビアはレイヤチェンジビアホール近傍に設計される。
理由：信号ループの面積を小さくすることができる。
23 :クロックライン、バス、無線周波数ラインなど：強い放射線信号線はインターフェース信号線から遠く離れているべきです。
理由：結合信号線から出て行く信号線と強い放射線線の干渉を避けてください。
24：リセット信号線、チップセレクト信号線、システム制御信号等の高感度信号線は、インターフェースと出射信号線から遠く離れている。
理由：インタフェースから出る信号線はしばしば外部の干渉をもたらします、そして、それが敏感な信号線に連結されるとき、それはシステムを誤動作させます。
25章では PCB片面 両面PCB, フィルタキャパシタのルーティングは、フィルタキャパシタ1によってフィルタリングされるべきである, それからデバイスピンに.
理由：電源電圧はICに電力を供給する前にフィルタリングされ、ICによって電源にフィードバックされるノイズもコンデンサによってフィルタリングされる。
26：単一又は二重のパネルにおいて、電力線が非常に長い場合、減結合コンデンサを3000 mil毎に接地に追加し、コンデンサの値は10 uF＋1000 pFである。
理由：電力線に高周波ノイズをフィルタアウトします。
27：フィルタコンデンサの接地線と電源線は、できるだけ太くて短くなければなりません。
理由：等価直列インダクタンスは、コンデンサの共振周波数を減らし、その高周波フィルタリング効果を弱める
