PCB技術 - PCB設計技術質問と回答記録要約

1. 剛性フレックスボード設計は特別設計ソフトウェアと仕様を必要とするか? 中国ではこのような回路基板処理をどこで行うことができるか?

一般的に使えます PCB設計 software to design a flexible printed circuit (Flexible Printed Circuit). それは、ガーバー形式でFPCメーカーによっても生産されます. 一般的な製造工程とは異なる, 様々なメーカーは、最小限の線幅に制限があります, 最小線間隔, 製造能力に基づく最小バイア. 加えて, これは、フレキシブル回路基板のターニングポイントにいくつかの銅の皮を敷設することによって強化することができる. 製造業者, キーワードクエリとしてインターネット“FPC”でそれを見つけることができます.

2 . PCBとケース間の接地点を適切に選択する原理は何か。

PCBおよびシェル接地点を選択する原理は、帰還電流のための低インピーダンス経路を提供し、リターン電流の経路を制御するためにシャシーグラウンドを使用することである。例えば、通常、高周波デバイス又はクロック発生器の近くに、固定ねじを使用して、PCBの接地層をシャシーグラウンドに接続して、電流ループ全体の面積を最小化し、電磁放射を低減することができる。

3 .回路基板のデバッグがどの局面から始まるのか

回路基板のデバッグについては、まず最初に3つの順序を決定します。

1 .すべての電源値が設計要件を満たすことを確認する。複数の電源を有するいくつかのシステムは、電源の順序及び速度に対して特定の仕様を必要とする場合がある。

2 .全てのクロック信号周波数が正常に動作し、信号エッジに非単調な問題がないことを確認する。

（3）リセット信号が仕様要件を満たしているか確認する。これらが正常であるならば、チップは最初のサイクル（サイクル）信号を出すべきです。次に、システムの動作原理及びバスプロトコルに従ってデバッグする。

PCBサイズが固定されているとき、デザインがより多くの機能を収容する必要がある場合、PCBトレース密度を増加させることがしばしば必要であるが、これはトレースの相互干渉を増加させることができ、同時に、トレースのインピーダンスが薄すぎる。高速化（100 MHz）高密度PCB設計のスキルをご紹介します。

デザインの高速化と 高密度PCB, crosstalk interference (crosstalk interference) really needs special attention, それがタイミングと信号完全性に大きな影響を及ぼすので. ここで注意するいくつかのポイントがあります

1 .配線の特性インピーダンスの連続性と整合性を制御する。

2 .トレース間隔の大きさ。間隔は線幅の2倍であることが一般に見られる。トレース間隔がシミュレーションによるタイミングと信号完全性に及ぼす影響を知ることができ，最小許容間隔を求めた。異なるチップ信号の結果は異なることがある。

3 .適切な終了メソッドを選択します。

（4）同じ種類のクロストークが同一層上の隣接配線よりも大きくなるため、配線が上下しても同じ配線方向に隣接する2層を避ける。5 .トレースエリアを増やすためにブラインド/埋込みビアを使用してください。しかし、PCBボードの製造コストは増加する。実際の実装で完全な並列性と等しい長さを達成するのは本当に難しいですが、できるだけそれをする必要があります。加えて、差動終端および共通モード終端は、タイミングおよび信号完全性に対する影響を軽減するために確保することができる。

アナログ電源におけるフィルタリングは、LC回路を用いる場合が多い。しかし、なぜ時々LCはRCフィルタリングより効果的ですか？

LCおよびRCフィルタリング効果の比較は、フィルタリングされる周波数帯域の選択とインダクタンス値が適切であるかを考慮しなければならない。インダクタのインダクタンス（リアクタンス）はインダクタンス値と周波数に関係している。電源のノイズ周波数が低く、インダクタンス値が十分大きくなければ、フィルタ効果はRCほど良好ではない。しかしながら、RCフィルタリングを使用するために支払うべき価格は、抵抗器自体がエネルギーを消費し、効率が悪いということであり、選択された抵抗器が耐えることができる電力に注意を払う。

フィルタのためのインダクタおよびコンデンサ値を選択する方法は何ですか？

あなたがフィルタアウトしたいノイズ周波数に加えて、インダクタンス値の選択は、瞬時電流の応答能力も考慮すべきである。LCの出力端子が瞬時に大きな電流を出力する機会がある場合、インダクタンス値が大きいほどインダクタを流れる大きな電流の速度が妨げられ、リップルノイズが増加する。静電容量値は、許容できるリップル雑音スペック値の大きさに関係する。リップルノイズ値が小さいほど容量値が大きくなる。コンデンサのESR / ESLはまた、影響を及ぼすでしょう。また、LCがスイッチングレギュレータパワー（スイッチング調整パワー）の出力端子に配置されている場合には、LCによって生成されたポール／ゼロの影響が負帰還制御ループの安定性に注意する。

7 . EMC要件をできるだけ多くのコストプレッシャーをかけずに満たす方法

EMCによるPCBのコスト増加は、通常、接地層の数が増加し、シールド効果を高め、フェライトビーズ、チョーク、その他の高周波高調波抑制デバイスを追加することに起因する。加えて、システム全体がEMC要件を通過させるために、他の機関のシールド構造と一致する必要がある。

次のことは、回路によって生成される電磁放射効果を低減するためにいくつかのPCB設計技術を提供する。

信号によって生成された高周波成分を減らすために遅い信号スルーレートでデバイスを選択しようとする。

2 .高周波部品の配置に注意してください。

3 .高速信号、配線層及びその戻り電流経路のインピーダンス整合に注目し、高周波数の反射及び放射を低減する。

（4）電力面およびグランドプレーン上のノイズを軽減するために、各デバイスの電源ピンに十分な適切なデカップリングコンデンサを配置する。コンデンサの周波数応答と温度特性が設計要件を満たすかどうかに注意を払う。

5 .外部コネクタの近傍のグランドを適切にグランドから分離することができ、コネクタのグランドをシャーシグランドに接続することができる。

6 .グランドガード/シャントトレースは、特別な高速信号のそばで適切に使用することができます。しかし、トレースの特性インピーダンスに対するガード／シャントトレースの影響に注意を払う。

パワー層は接地層から20 h縮み、Hはパワー層と接地層との間の距離である。

8. 複数のデジタルがあるとき/アナログ機能ブロック PCBボード, 従来の方法は、デジタルを分離することである/アナロググラウンド. 理由は何ですか?

デジタル／アナロググランドを分離する理由は、デジタル回路が高電位と低電位との間のスイッチング時に電源及びグラウンドにノイズを発生させるからである。ノイズの大きさは、信号の速度と電流の大きさに関係する。グランドプレーンが分割されない、そして、デジタル面積回路により生成されるノイズが比較的大きい場合、アナログ領域回路は非常に近い。すなわち、アナログ回路領域が大きなノイズを発生するデジタル回路領域から離れている場合にのみ、非分割デジタル−アナログ方式を用いることができる。