スタック配置によるEMI問題の低減
イン PCB基板設計, まず第一に, EMIはシステムから考えなければなりません. PCBだけで問題が解決できない. エミに関して, スタッキングの主な目的は、信号の最短リターンパスを提供することである, 結合面積を減らす, 差動モード干渉を抑制する. 加えて, 接地層は電力層と密に結合される, パワー層よりもエピタキシャルである, これはコモンモード干渉を抑制するのに適している.
なぜ銅を敷くのか
銅の舗装にはいくつかの理由がある。1 . EMC大面積グラウンドまたは電源銅のために、それは遮蔽役割を演じます、そして、PGNDのような若干の特別な根拠は保護的な役割を果たします。PCBプロセス要件.一般的に、電気メッキ効果を確保するため、あるいは、積層が変形しないように、配線の少ないPCB層に銅を敷設する。信号完全性要件は、高周波デジタル信号の完全な戻りパスを提供し、DCネットワークの配線を減少させる。もちろん、放熱性、特殊な装置の設置には銅等が必要である。
システムでは、DSPとPLDが含まれる。配線時にどのような問題があるか
あなたの信号レートの比率を配線の長さに見てください。伝送線路の信号の時間遅延が信号変化エッジの時間に匹敵する場合、信号完全性問題を考慮しなければならない。加えて、複数のDSPのために、クロックおよびデータ信号ルーティングはまた信号品質およびタイミングに影響を及ぼす。
プロのツールの配線に加えて、他の良いツールがありますか?
ツールに関しては、Protelに加えて、多くの配線ツール(例えばメンター、EN 2000シリーズとPowerPCB、Cadenceからのアレグロ、ZukenからのCadstar、CR 5000など)の多くの配線ツールがあります、それ自身の強さで各々。
シグナルリターンパスとは?
シグナルリターンパス, それで, 復帰電流. 高速デジタル信号が伝送されるとき, この信号はドライバに沿って流れる PCBボード 送電線, そして、それから、地面または電源に沿って最短パスを経たドライバまで、ロードから. 地面または電源のこの復帰信号は、信号戻り経路と呼ばれる. ドクター. ジョーソンは、彼の本において、高周波信号送信が実際には、伝送線路とDC層との間に挟まれた誘電体キャパシタを充電するプロセスであると説明した. SIは筐体の電磁特性とそれらの間の結合を解析する.
コネクタ上のSi解析の実施方法
2仕様は、コネクタモデルの説明である。一般にebdモデルを使用した。バックプレーンなどの特別なボードであれば、スパイスモデルが必要です。また、マルチボードシミュレーションソフトウェアを使用することができます。マルチボードシステムを構築するときは、一般的にコネクタマニュアルから得られるコネクタの配布パラメータを入力します。もちろん、この方法は十分正確ではありませんが、許容範囲内にある限り。
終了メソッドは?
終了(端末)、マッチングとも呼ばれます。一般的には、マッチング位置に応じたアクティブエンドマッチングと端末マッチングとに分けられる。このうち、ソース端子整合は一般的に抵抗直列マッチングであり、端子整合は一般に並列マッチングである。抵抗プルアップ、抵抗プルダウン、theveninマッチング、ACマッチング、およびショットキーダイオード整合を含む多くの方法がある。
どのような要因が終了の方法を決定するか(マッチング)
マッチング方式は、バッファの特性、トポロジ、レベルの種類、判定方法によって決まり、信号デュティサイクル、システムの消費電力等も考慮すべきである。
終了(マッチング)のルールは何ですか?
デジタル回路の最も重要な側面はタイミング問題である。マッチングを追加する目的は、信号品質を改善し、決定の瞬間に決定可能信号を得ることである。レベル有効信号の場合、信号品質はセットアップ及びホールド時間を保証する前提で安定である有効信号の場合、信号変化遅延速度は信号遅延の単調性を保証する前提の下で要件を満たしている。メンターICXの製品の教科書は、マッチングに関するいくつかの情報があります。そのうえ、「Blackmagicの手帳」はターミナルに専用の章を持っています。
デバイスのIBISモデルを使用して、デバイスの論理機能をシミュレートすることができる PCBレイアウト とデザイン? ないなら, 回路のボードレベルとシステムレベルシミュレーションを実行する方法?
ibisモデルは行動モデルであり,機能シミュレーションには使えない。機能シミュレーションにはspiceモデルや他の構造レベルモデルが必要である。