PCB技術 - 高速PCB設計伝送線路効果問題4点対応

高速PCB設計のプロセスでは、伝送線効果はいくつかの信号の整合性の問題、どのように対処するためにつながるでしょうか？ここでは、あなたと共有する4つのことがあります。

キーネットワークケーブルのケーブル長を厳密に制御

デザインが高速ジャンプ端を持っているならば, 伝送線路効果 PCBボード 考慮すべき. 今日一般的に使用される高クロックレートの高速集積回路チップはさらに問題がある.

この問題を解決するためのいくつかの基本的な原理がある。CMOSまたはTTL回路を設計する場合、動作周波数は10 MHz未満であり、配線長は7インチより大きくならない。動作周波数が50 MHzの場合、ケーブル長は1.5インチより大きくすべきではない。動作周波数が75 MHzに達するか、または超えるならば、配線長は1インチでなければなりません。GaAsチップの配線長は0.3インチである。これを超えると伝送線路問題がある。

ケーブル敷設トポロジーの計画

伝送線効果を解決するもう一つの方法は正しい経路と端末トポロジーを選ぶことです。ケーブル・トポロジーは、ネットワーク・ケーブルのケーブルシーケンスおよび構成に言及する。高速論理デバイスが使用されるとき、分岐長が非常に短く保たれない限り、急速に変化するエッジによるシグナルはシグナルトランクの分岐によってゆがめられる。

一般に、PCBルーティングは2つの基本的なトポロジー、すなわちデイジーチェーンルーティングと星分配を採用します。

デイジーチェーン配線は、ドライバの端部から配線が始まり、各受信端に順番に到達する。直列抵抗が信号特性を変えるために使用されるならば、直列抵抗の位置は運転終わりに近くなければなりません。配線の高調波干渉の制御において，デイジーチェーン配線効果。しかし、このような配線は100 %を通過することは容易ではない。実際の設計では、できるだけ短く、デイジーチェーン配線の分岐長を作りたいと思います。TRT * 0.1

注意: TRTは応答時間です

例えば、高速TTL回路の分岐端は1.5インチ未満でなければならない。このトポロジーは、より少ない配線スペースを占有し、単一の抵抗整合によって終端することができる。しかしながら、この配線構造は、異なる信号受信機での信号受信を同期させない。

スター・トポロジーは、クロック信号同期の問題を効果的に回避することができるが、高密度にPCB上で手動で配線を終了することは非常に困難である。自動カフラーを使用してスターケーブルを完了する方法です。各分岐には終端抵抗が必要である。端子抵抗の値は、ワイヤの特性インピーダンスに一致しなければならない。これは、手動またはCADツールを介して、特性インピーダンス値および端子整合抵抗値を計算することができる。

簡単な終端抵抗器は、上記の2つの実施例で使用されるが、より複雑な整合端子は、実際には任意である。オプションはrc match端末です。RCマッチング端末は、電力消費を低減することができるが、信号動作が比較的安定しているときにのみ使用することができる。この方法はクロックライン信号整合処理に適している。欠点は、RC整合端子のキャパシタンスが信号の形状及び伝搬速度に影響を及ぼすことである。

直列抵抗整合端子は追加電力消費を招くが、信号伝送を遅くする。これは

pproachは時間遅れが重要でないバス駆動回路で使用される。直列抵抗整合端子は、基板に使用されるデバイス数および接続密度を低減するという利点も有する。

つの方法はマッチング端末を分離することであり、マッチング端末は受信端の近くに配置する必要がある。その利点は、信号をプルダウンしないで、非常にノイズを避けるために良いことができます。典型的には、TTL入力信号（ACT、HCT、高速）に使用されます。

また、端子整合抵抗のパッケージタイプと設置タイプを考慮しなければならない。通常、SMD表面実装抵抗器はスルーホール構成要素より低いインダクタンスを有する。普通のストレートプラグ抵抗器のための2つのインストールモードもあります：垂直と水平。

垂直実装モードでは、抵抗が短絡ピンを有し、抵抗と回路基板との間の熱抵抗が低下し、抵抗発熱がより容易に空気中に放出される。しかし、より長い垂直のインストールは、抵抗器のインダクタンスを増やします。水平設置は低い設置によりインダクタンスが低い。しかし、過熱した抵抗はドリフトし、不良ケース抵抗がオープンになり、PCB配線終端整合故障になり、潜在的な故障要因となる。

電磁妨害防止方法

信号完全性問題への良い解決は、PCBボードの電磁両立性（EMC）を改善するであろう。最も重要なのは、PCBボードが良好な接地を確保することである。接地層を持つ信号層は複雑な設計のための非常に効果的な方法である。加えて、回路基板の外部信号密度は、「表面層」技術「ビルドアップ」PCB設計を使用することによって達成され得る電磁放射を低減する良い方法でもある。表面領域層は、一般的なプロセスPCB上にこれらの層を貫通するために使用される薄い絶縁層と微小孔の組み合わせを追加することによって達成される。抵抗および容量は、表面の下に埋設されることができ、単位面積当たりの線密度はほぼ2倍になるので、PCBの体積が減少する。PCB領域の縮小は、ルーティングのトポロジーに大きな影響を与え、これは電流ループが減少し、分岐経路の長さが減少し、電磁放射線が電流ループの面積にほぼ比例することを意味する同時に、小型の特性は、高密度ピンパッケージを使用することができ、これにより、ワイヤの長さを短くすることができ、電流ループを低減し、EMC特性を改善することができる。

他の適用技術

ic電源の過渡電圧オーバシュートを低減するために，icチップにデカップリングコンデンサを追加しなければならない。これは、電源に対するバリの影響を効果的に除去し、プリント基板上の電力ループからの放射線を低減する。

デカップリングコンデンサが電源層にではなく集積回路の電源脚に直接接続されているときの平滑化バリの効果。これは、いくつかのデバイスが、それらのソケットにコンデンサを切り離すことを有している一方で、他のものは、デカップリングコンデンサとデバイスとの間の距離を十分小さくする必要がある。任意の高速および高電力消費デバイスは、電源電圧の過渡的オーバーシュートを低減するために、できるだけ遠くに配置されるべきである。パワー層がなければ、長い電源ラインは、信号源とループとの間にループを形成し、放射源と誘導回路として働く。

同じネットワークケーブルまたは他のケーブルを通過しないループを形成しているケーブルは、オープンループと呼ばれています。ループが同じネットワークケーブルを通過するならば、他のルートは閉ループを形成します。いずれの場合もアンテナ効果（ラインアンテナとリングアンテナ）が発生する。アンテナは外部からEMI放射を生成し、また、敏感な回路そのものである。閉ループは、発生する放射線が閉ループの面積にほぼ比例するので考慮されなければならない問題である。