精密PCB製造、高周波PCB、高速PCB、標準PCB、多層PCB、およびPCBアセンブリ。
1. 時にどのような問題を注意する必要があります PCB配線?
信号線のインピーダンス整合；他の信号線からの空間分離；ディジタル高周波信号に対しては、差動線の効果がより良くなる。
板のレイアウトにおいて、配線が密である場合には、より多くの穴があり、もちろん、基板の電気的性能に影響を及ぼすことになる。どのようにボードの電気的性能を改善するには？
低周波信号の場合、viasは重要ではない。高周波信号については、ビアを最小化する。多くの線があるなら、多層ボードを考えてください。
3 .ボード上にコンデンサを追加するのは良いか？
デカップリングコンデンサは適切な位置に適切な値で追加する必要がある。例えば、アナログデバイスの電源ポートに追加する必要があり、異なる周波数のスプリアス信号を除去するために異なるキャパシタンス値を使用する必要がある。
4 .良いボードの基準は？
合理的なレイアウト、十分な電力線冗長性、高周波インピーダンス、単純な低周波配線
5 .スルーホールとブラインドホールが信号差に与える影響原則は何か
ブラインドホールや埋込み孔の使用は多層基板の密度を増加させ，層数と基板サイズを減少させ，めっきスルーホールの数を大幅に減らす効果的な方法である。
しかし, 比較で, スルーホールは、実装で簡単です PCBプロセス コストが少ない, 貫通孔は一般に設計に用いられる.
アナログデジタル混成システムに関しては、電気層は分割され、接地面は銅クラッドであることが示唆されている。他の人は、電気接地層が分割されなければならない、そして、異なる根拠が電源ターミナルで接続されるべきであると示唆するが、このように、信号復帰経路は遠く離れています。特定のアプリケーションの適切な方法を選択する方法？
高周波＞20 MHzの信号線があって、長さと量が比較的大きいならば、このアナログ高周波信号のために少なくとも2つの層が必要です。信号線の1つの層、大面積グラウンドの1つの層、および信号ライン層は、十分なバイアを接地にパンチする必要がある。その目的は:
アナログ信号については、これは完全な伝送媒体およびインピーダンス整合を提供する
グランドプレーンは、他のデジタル信号からアナログ信号を絶縁する
地面ループは十分小さいので、あなたはたくさんのビアを作りました、そして、地面は大きな平面です。
回路基板において、信号入力プラグインはPCBの最左端にあり、MCUは右側であるので、レイアウトでは安定した電源チップがコネクタ（電源ICが比較的長いパスの後に5 V出力される）の近くに配置される。または、電力ICを中心の右側に配置する（パワーICの出力5 V線が比較的短いが、入力パワーセグメント線は比較的長いPCBボードを通過する）。それとも、より良いレイアウトですか？
第一に、信号入力プラグインはアナログ装置であるか。アナログ装置であれば、アナログ回路の信号の完全性については、電源のレイアウトには影響を与えないことが望ましい。したがって、いくつかの問題があります。
まず、調整電源チップは比較的クリーンで低リップル電源であるか。アナログ部品の電源は、電源のために比較的高い必要条件を有する
アナログ部品とMCUが同じ電源であるかどうかは、高精度回路の設計では、アナログ部分とデジタル部分の電源を分離することを推奨します
ディジタル回路部への電力供給は、アナログ回路部分への影響を最小限にするために考慮する必要がある。
高速信号連鎖の応用においては、複数のASICのためのアナログおよびデジタルグラウンドが存在する。地面は分割されるべきかどうか？既存のガイドラインは何ですか？どの効果が良いですか？
これまでのところ結論はない。通常の状況では、チップのマニュアルを参照できます。すべてのADIハイブリッドチップのマニュアルでは、接地スキームを推奨し、いくつかの共通の地面に推奨され、いくつかのチップ設計に応じて、分離のために推奨されます。
9 .行の長さが等しいときはいつですか？等しい長さのケーブルの使用を考えたいならば、2つの信号線の長さの最大の違いは何ですか？どのように計算するには？
差分線計算のアイデア：正弦波信号を伝送すると、その長さ差は伝送波長の半分となり、位相差は180度である。このとき、2つの信号は完全にキャンセルされる。従って、このときの長さ差は最大値となる。アナロジーによって、信号線差はこの値より小さくなければならない。
高速な蛇行経路選定に適した状況は？何か欠点がありますか。例えば、差動配線の場合、2組の信号は直交する必要がある。
サーペンタインルーティングは異なるアプリケーションのために異なる機能を持っています。
サーペンタイントレースがコンピュータボードに現れるならば、それは主に回路の干渉防止能力を改善するためにフィルタインダクタンスとインピーダンスマッチングとして機能します。コンピュータ・マザーボードの蛇行トレースは、PCI CLK、AGPCIK、IDE、DIMMおよび他の信号線のようないくつかのクロック信号において、主に使用される。
一般的なPCBボードで使用する場合は、フィルタインダクタンスに加えて、無線アンテナのインダクタンスコイルとしても使用できる。例えば、2.4 Gの風変わりなトーキーのインダクタとして使用されます。
いくつかの信号に対する配線長の要件は厳密に等しくなければならない。高速デジタルPCBボードの等線長は、同一サイクル内のシステムによって読み取られたデータの有効性を確保するために、各信号の遅延差を維持することである（遅延差は、1クロックサイクルでは、次サイクルのデータが誤って読み出される）。例えば、233 MHzの周波数を使用するintelhubアーキテクチャにおいて、13のHublinksがある。彼らは、時間遅れによって引き起こされる隠れた危険を除くために、長さで厳密に等しくなければなりません。巻線は唯一の解決策である。一般に、遅延差は1／4クロックサイクル以下であり、単位長さ当りの線遅延差も一定である。遅延は、線幅、線長、銅の厚さ、および層構造に関連しているが、長すぎる線は、分布キャパシタンスおよび分布インダクタンスを増加させる。信号品質が低下した。したがって、クロックICピンは一般に終了するが、蛇行トレースはインダクタンスとして作用しない。逆に、インダクタンスは信号の立ち上がりエッジで高調波の位相シフトをシフトさせ、信号品質を劣化させる。したがって、蛇行線間隔はライン幅の少なくとも2倍である必要がある。信号の立上り時間が小さいほど、分布容量及び分布インダクタンスの影響を受けやすい。
サーペンタイントレースはいくつかの特別な回路で分布定数lcフィルタとして働く。
11 . PCBを設計するとき電磁環境適合性EMC / EMIをどう考えるか,どのような側面を詳細に検討する必要があるかどのような処置がとられますか。
EMI / EMC設計は、装置の位置、PCBスタックの配置、重要な接続のルーティングとレイアウトの始めにデバイスの選択を考慮しなければなりません。例えば、クロック発生器の位置は外部コネクタに近接してはならない。高速信号は、可能な限り内側の層に行く必要があります。反射を低減するために，基準層の特性インピーダンス整合と連続性に注目した。デバイスによって押される信号のスルーレートは、高さを減少させるためにできるだけ小さくなければならない。周波数成分は、デカップリング／バイパスコンデンサを選択するとき、その周波数応答がパワープレーン上のノイズを低減するための要件を満たしているかどうかに注意を払う。さらに、高周波信号電流の戻り経路に注目し、ループ面積をできるだけ小さくする（すなわち、ループインピーダンスが小さい）放射線を低減する。グランドは高周波ノイズの範囲を制御するために分割することもできる。
最後に、適切にPCBとハウジングの間のシャシーグラウンドを選択します。
12 . RFブロードバンド回路基板の伝送線路の設計に注意すべきこと送電線のグラウンドホールを設定する方法は、より適切です、あなた自身にマッチするインピーダンスを設計するか、PCB処理メーカーと協力する必要がありますか？
この問題を考慮する多くの要因があります. 例えば, 様々なパラメータ PCB材料, これらのパラメータに従って最終的に伝送線路モデルが確立された, デバイスのパラメータ, etc. インピーダンス整合は、一般に製造者が提供する情報に従って設計される.
次に、熱設計の目的は、適切な温度で正常に動作できるように、PCBボードの構成要素および温度の温度を下げる適切な方法および方法を取ることである。主に発熱を低減し放熱を促進することにより達成される。
