PCB技術 - 高速PCB基板設計における信号反射に対処する方法

高速で PCBボード, ルーティングは2ポイント以上接続するだけです. 資格エンジニアとして, 配線は抵抗を含む混合知識キャリアである, 静電容量. 信号線は伝送中に反射する. これは理解されなければならない. 負荷端の反射の大きさは、伝送線路のZと負荷のZに依存する.

反射された信号の大きさは、反射係数Krによって測定される。負荷端での反射係数は、Krl＝（zl−z 0）／（zl＋z 0）であり、オープン回路負荷（krl＝1）である短絡回路負荷については、krl＝−1を見ると、開放回路及び短絡負荷の場合、信号は100 %反射される。KRLの負の値は、反射された信号が元の信号と反対方向にあることを示す。同様に、ソース端の信号反射の大きさは、ソース端の反射係数で表される。

The PCB工場 ドライバの標準出力レベルを0に設定する.2 Vと電流は24 mA, したがって、その出力インピーダンスZsは約8である.3厘. Assuming that the input impedance ZL of the load is greater than 100KΩ and much larger than Z0 (about 67Ω), 負荷端での反射係数はKrl = 1である, そして、信号は負荷端100で反射される. ソース反射係数はKRS = 0である.78. オンラインコンポーネントを提供する, センサ調達, PCB カスタマイズ, ボム分布, 材料選択と他の電子工業サプライチェーン完全解, 電子産業における中小規模顧客の包括的ニーズに応えるワンストップ.

ドライバのスイッチング過程を3.5 vから0 . 2 vまで解析した。

第1反射：ドライバ電圧は3.3 Vである。ZSとZ 0で構成される電圧分割の原理によれば、Z 0で生成された信号は、Va＝−2.94 Vであり、ソース端子信号電圧はVs＝0.56 Vである。負荷端の反射係数は1である。信号が負荷端に達すると、VL＝3.5−2.94−2.94＝−2.38 Vとなる。

第2の反射：第1のソース信号は、0.56 Vである。−2.94 V信号がソースに達すると、第2反射が生じる。反射された電圧は、VR＝KPS＊の値である。従って、ソース端子電圧は、Vs＝0.56＋（−2.94）＋2.29＝−0.09 Vとなる。

第3の反射：第2の反射信号が負荷端子に達すると、負荷端子電圧はVL＝−2.38＋2.29＋2.29＝2.2となる。V

この種のインピーダンス不整合伝送線路, 信号はこのように前後に反射される, そして、その振幅は、各々の反射の後、少し減少する, 遂に消滅するまで. 左右の垂直線は、ソースおよび負荷の電圧を表す, それぞれ, そして、斜線は送信されたシグナルおよび反射信号電圧の大きさを示す. また、シグナルの特定の反射プロセスを示すのに使用することもできます, ソース端信号のための1およびロード終了シグナルのためのもう一方. それは5サイクル後, 負荷端に伝達された信号は入力しきい値より低下する. 伝送遅延は一般に6〜16 nsである/m. 伝送遅延TPD = 10 nsなら/m, その後、0の遅延をパスする.15 mの伝送ラインは、およそ1です.5 NS, したがって、信号は約13の後に有効と考えられる.5 nsが送信される.

The above is how to solve signal reflection in 高速PCB回路基板 design