長年にわたって, エンジニアは、高速デジタル信号歪みを引き起こす雑音に対処するいくつかの方法を開発しました PCB回路基板設計. 時代とともに設計技術進歩, これらの新しい課題に対処するための我々の技術的複雑さも増加している. 現在, デジタル設計システムの速度はGHzで測定される, そして、この速度によって引き起こされた課題は、過去に比べてはるかに大きい. エッジレートはピコ秒で測定されるので, 任意インピーダンス不連続性, インダクタンスまたはキャパシタンス干渉は信号品質に悪影響を及ぼす. 信号妨害を引き起こすことがありえる様々な源があるけれども, 特別な、しばしば見落とされたソースは.
単純な危機の隠れた危険性
高密度相互接続(HDI), high-level count プリント回路基板, and 厚いバックプレーン/中盤 ビアホール信号はよりジッタにより影響される, 減衰, and ビット誤り率(BER), 受信側でデータが破損される結果. 誤解.
バックプレーンと娘カードを例としてください。インピーダンス不連続に遭遇するとき、フォーカスはこれらのボードとマザーカードの間のコネクタにあります。通常、これらのコネクタはインピーダンスの点で非常に整合しており、不連続性は実際にはビアから生じる。
データレートが増加するにつれて, the amount of distortion caused by the plated through hole (PTH) via structure also increases-usually at an exponential rate that is much higher than the relevant data rate increment. 例えば, Aの歪み PTH 6時までに.25ギガバイト/sは通常3で生じる歪みの2倍以上です.125ギガバイト/s.
底部および頂部層上の不要なビアスタブ延長層の存在は、ビアにより低いインピーダンス不連続性を示す。技術者がこれらのビアの余分なキャパシタンスを克服する1つの方法は、その長さを最小にすることであり、それによってインピーダンスを低減することである。これがバックボーリングの原点です。
逆掘削技術
ビア・レムナントを除去することによって、バック・ドリルは、チャネルの信号減衰を最小にする単純で効果的方法として広く考えられている。この手法を固定深穴加工と呼び,伝統的な数値制御(nc)掘削装置を使用した。同時に、バックプレーンのような厚いボードだけでなく、あらゆる種類の回路基板に対しても適用することができる。
原盤ビアと比較して,裏掘り法で使用するドリルビットは,不要な導体スタブを除去するために,わずかに大きな直径を有する。ドリルビットは通常主なドリルより8 mil大きいです、しかし、多くのメーカーはより厳格な仕様を満たすことができます。
トレースと飛行機の間の距離は、後ろの穿孔手順が近くの跡と飛行機に浸透しないことを確実とするのに十分大きくなければならないのを思い出しました。透過している跡と飛行機を避けるために、推薦された間隔は10ミルです。
一般的に言えば、ビア・スタブの長さを短くすることは、以下のような利点がある。
決定的ジッタを大きさの順序で減少させ、結果として低いビット誤り率をもたらす。
改善されたインピーダンス整合による信号減衰の低減
スタブから電磁干渉/電磁両立性放射を低減し,チャネル帯域幅を増加させる。
共振励起モードとビア間のクロストークを低減する。
逐次ラミネーションより低い製造コストで、設計およびレイアウト影響は最小にされる。
バックボーリングを通して設計意図を伝える
高密度相互接続におけるバック穴あけ技術の頻繁な使用 高速設計 アプリケーション, このメソッドも信頼性問題をもたらします. いくつかの問題は、デザインガイドラインの欠如が含まれて, 製造公差, そして、デザイン意図が製造ユニットによく伝えられることを保証する方法.
それで、どのように、あなたはあなたの製造業者が後ろに訓練された目標ビアとメッキされたスルーホール構成要素に必要なすべての情報を持っていることを確実としますか?どのように設計プロセスを通して背面ドリル仕様の複数のレベルを追跡するには?
実際には、必要なのは非常に簡単です:シンプルなビジュアル設定ツールは、デザインルールに統合され、選択したオブジェクトの別の背面ドリルの設定を指定することができます。その後、あなたはどのようなヴィラを知っているソフトウェアを聞かせて掘削を掘削する必要があります作業を行うに役立ちます。