精密PCB製造、高周波PCB、高速PCB、標準PCB、多層PCB、およびPCBアセンブリ。
イン PCB設計, エンジニアは必然的に多くの問題に直面する. 私は10の共通の問題をまとめた PCB設計, で誰でも回避することを望んで PCB設計.
1 .文字のランダムな配置
キャラクタカバーパッドのSMDはんだ付けパッドは、プリント基板の連続性試験および部品のはんだ付けに不都合をもたらす。
2 .文字のデザインが小さすぎて画面の印刷が困難になり、大きすぎると文字が重なって区別できなくなる。
第二に、グラフィックス層の乱用
いくつかのグラフィックス層には役に立たない接続がありました。オリジナルの4層ボードは、誤解を引き起こした回路の5つ以上の層で設計されました。
2 .デザイン中のトラブルを保存します。Protelのソフトウェアを例として、ボード層の各層上の行を描画し、行をマークするボード層を使用します。このように、描画データを実行する場合は、ボード層が選択されていないため省略する。接続は壊れています、あるいは、それはボード層のマーキングラインの選択のために短絡されるかもしれません、したがって、グラフィックス層の完全性と明快さはデザインの間、維持されます。
3 .従来の設計、例えば底部の部品表面設計、表面の溶接面設計などの違反。
第三に、パッドのオーバーラップ
1. The overlap of the pads (except the surface mount pads) means the overlap of the holes. の掘削過程中 PCB回路基板, ドリルビットは1つの場所で複数の掘削のために壊れます, 穴に損傷をもたらす.
多層基板の2つの孔が重なる。例えば、1つのホールは分離ディスクであり、他方の孔は接続パッド（花パッド）であり、フィルムを引き抜いた後に分離ディスクとして現れ、スクラップに終わる。
第四に、片面パッド開口部の設定
（1）片面パッドは一般にドリル加工されない。穿孔がマークされる必要があるならば、穴直径はゼロに設計されなければなりません。数値が設計されているならば、掘削データが生成されるとき、穴の座標はこの位置に現れます、そして、問題があります。
（2）片面のパッドは、それらがドリルされた場合、特にマークされるべきである。
第五に、電気的な地面も、花パッドと接続です
電源はフラワーパッドとして設計されているので、グランド層は実際のプリント基板上の画像とは逆であり、全ての接続は孤立したラインである。デザイナーはこれについて非常に明確でなければなりません。ところで、いくつかのセットの電源またはグラウンドのために絶縁線を引くときに注意しなければならない。ギャップを残さず、2セットの電源を短絡し、接続領域をブロックする（電源のセットを切り離す）。
つは、フィラーブロックとパッドを描く
フィラーブロックの描画パッドは、回路設計時にDRC検査に合格することができますが、処理に適していません。したがって、同様のパッドは、はんだマスクデータを直接生成することができない。ソルダーレジストを塗布すると、フィラーブロック領域がソルダーレジストで覆われ、半田付けが困難となる。
つは、処理レベルが明確に定義されていません
1 .片面ボードは最上層に設計されている。フロントとバックが指定されていない場合、製造されたボードは、コンポーネントがインストールされてはんだ付けすることは容易ではない可能性があります。
例えば、4層のボードは4つの層の頂部Min 1とMin 2の底で設計されているが、処理の間、この順序では説明されない。
8 .フィラーブロックが多すぎて、フィラーブロックが非常に細い線で満たされる
1 .ガーバーデータは失われ、ガーバーデータは不完全である。
図2は、描画データを処理する際に充填ブロックを1行ずつ描画するため、描画データ量が非常に大きく、データ処理の難易度が高い。
つは、表面実装デバイスパッドが短すぎる
これは連続性試験のためです。高密度である表面実装デバイスでは、2つのピン間の間隔は全く小さく、パッドもかなり薄い。テストピンをインストールするには、パッドなどの上下左右（左右）にしなければなりません。デバイスのインストールに影響しませんが、設計はあまりにも短いですが、テストピンを千鳥にする。
10 .大面積格子の間隔は小さすぎる
The edges between the same lines that make up a large area of grid lines are too small (less than 0.3mm). に PCB製造 プロセス, 画像転送処理終了後, ボードに取り付けられた多くの壊れたフィルムを生産するのは簡単です, ワイヤ破損を引き起こす.
