精密PCB製造、高周波PCB、高速PCB、標準PCB、多層PCB、およびPCBアセンブリ。
の配線設計規則は 高速PCBボード?
PCB設計技師として, それは非常に必要です, または必要でさえ, 知る high-speed PCBボード 配線設計. 今日, エンジニアに設計と配線規則を説明させてください 高速PCBボード あなたの詳細に?
高速パラレルバスの配線要件
バスは内部配線であることが好ましく、バスと他の配線との距離をできるだけ大きくする必要がある。
特別な要件に加えて、単一行設計インピーダンスは50オームであると保証され、差動設計インピーダンスは100オームであることが保証される。
（3）同じグループのバスは同じ配線長を維持し、クロックラインとのタイミング関係に従う。
このグループのI／O電源またはGND基準面に可能な限り近接している。
（1）立上り時間が1 ns以下のバスは、完全な基準面を必要とする。
下側アドレスバスはクロック配線の要求を参照することが望ましい。
蛇行巻きの間隔は線幅の3倍以下ではない。
高速シリアルバスの配線要件
（1）配線損失を考慮し、線幅と線長を決定する必要がある。
線幅が通常の状況下で5 mil以上であることを推奨し、配線はできるだけ短くする必要がある。
扇風機を除いて、穴をあけて、層を変えないようにしてください。
シリアルバスに含まれるプラグインピンについては、3.125 Gbpsを超えると、アンチパッドを最適化すべきである。
配線層を変更する際には、スタブを介して配線層を選択する。配線スペースが制限されると、ショートビアスタブを有する配線層が送信者に優先的に割り当てられる。
3.125 Gbps以上になると、信号Viaの側にグランドホールが穿設される。
高速信号ビアを逆ドリルした場合、パワーグランドプレーンの電流容量の低下とフィルタループインダクタンスの増大の影響を考慮する必要がある。
高速信号は、平面層の分割線を回避し、信号線のエッジと分割線のエッジとの間の水平距離を3 Wとする。
両方向の高速信号は、交差することができず、経路を通過することができない。
上記の設計と配線規則です 高速PCBボード エンジニアがあなたに詳しく説明した. お手伝いします.
