PCB技術 - 高速PCB設計：内部同期クロックシステム

汎用クロックシステムのもう1つの特殊なケースは、内部同期クロックシステムである。経験のないエンジニアの多くは、内部同期クロックシステムをソース同期シーケンスと誤審し、ソース同期シーケンスに基づいて等長制御を行い、シーケンス設計エラーを引き起こす。

まず、システムが共通クロックであるかどうかを確認する方法を振り返ってみましょう。以前のブログ記事では、クロックツリーを見つけてクロック信号間の関係を決定することが、様々なタイミングシステムを判断する鍵であると述べていた。汎用クロックシステムには通常、クロック分配器を介してシステムの駆動端と受信端に接続された外部結晶または結晶があり（またはFPGAは駆動端と受信端に直接異なるクロックを出力することができる）、および外部クロック線を介してシステムのタイミングを制御し、汎用クロックシステムと呼ばれる。

内部同期クロックのクロック信号は、駆動側から受信側に直接送信される。以前のブログ記事では、汎用クロックシステムのタイミングマージンは小さく、周波数を増やし続けることができない重要な要素の1つはTcoであると述べていた。プロセスなどの要因で、Tcoを小さくしすぎるのは難しい。例えば、SDRAMのTco−maxは共通である。5.4ナノ秒あります。内部同期クロックシステムは、外部クロックドライバの代わりに内部バッファを使用することで、クロック信号上のバッファとデータ信号上のバッファを一致させて相殺することができ、デバイスのTcoの最大値と最小値の間の範囲を小さくすることができ、定時間マージンを増やすことでタイミングを満足しやすくすることができる。

内部同期クロックシステムはソース同期と混同しやすい。実際、原理を把握することで区別することは容易です。ソース同期タイミングは、通常、DQとDQSとCLKとの関係など、システムクロックとデータセットのゲート信号に存在する。内部同期クロックは、1つの駆動端と受信端が共有するクロック信号のみである（Mobile SDRAMでは、信号名はSDCK）

そのため、内部同期タイミングは計算上共通クロックと似ているが、不等式にはTCLK _ FT：クロックの飛行時間という変数がある。【図2】TCLK _ FTの測定方法を示す図である。

内部同期クロックのタイミング計算式は、（その時のクロックとデータの伝播方向は同時に、正の方向）

Tco（max）+Tflight（max）+Tetup-Tclk_ft+Tjitter+Tmargin

Tco（min）+Tflight（min）-Tclk_ft-Tmargin>Thold

このように、Tclk _ ftを調整することで、クロックを最適な位置にすることができます。この方法は、外部同期モードでのタイミングを調整するためにも使用することができます。具体的な調整方法は前のケースで紹介しましたので、参考にしてみてください。

まとめ

外部から見ると、内部同期とソース同期は同じですが、両者の内部構造は異なります。ソース同期方法は、内部同期構造において、クロック信号のバッファの前にレジスタを追加するものであり、チップ内部のクロック処理とデータ処理は同じである。このようにして、クロックはデータの速度に応じて変化し、常にデータの中間に位置することができる。

内部同期クロックの本質は依然として汎用クロックシステムである。計算結果の両端にTclk _ ftを加算または減算する以外は、タイミング計算は外部クロックの共通クロックシステムと同じである。タイミング制約関係も、等しい長さの方法ではなく、最大と最小の全長の方法である。

内部同期クロックはタイミングマージン調整の手段を増加させ、Tcoの影響を相殺するため、タイミングが満足しやすい。しかし、タイミング計算方法はより複雑で、設計エンジニアが把握する必要があります。